Samsung Foundry Introduce DTCO: Een Nieuwe Era van Chipontwerp
In een sector waar vooruitgang vaak wordt gemeten in nanometers en waar elke sprongetje naar een kleiner productieproces gezien wordt als een teken van snelheid en efficiëntie, heeft Samsung Foundry een nieuwe term geïntroduceerd: DTCO (Design-Technology Co-Optimization), oftewel de gezamenlijke optimalisatie van ontwerp en proces. Tijdens het 8e Workshop van de Academie-Industrie Semiconductor Exchange, gehouden in het COEX in Seoul binnen het kader van SEDEX 2025, betoogde Shin Jong-sin, vicepresident van de foundry-divisie van Samsung, dat het puur vergroten van lithografie niet langer voldoende is. De echte verbetering zal komen van het gezamenlijk ontwerpen van chip-architecturen en de procesregels.
“Met alleen miniaturisatie blijven de winstcijfers rond de 10-15% hangen”, waarschuwde Shin. “Naarmate we verder gaan naar steeds fijnere nodes, bereiken procesverbeteringen hun limiet en kijkt de industrie naar DTCO om verder te evolueren.”
Van “kleiner is beter” naar “beter doordacht is beter”
Samsung stelt een steeds breder gedeeld inzicht voor: een node sprongetje — van “N” naar “M” in de jargon van de industrie — levert niet langer vermenigvuldigingen in prestaties op of vermindert de oppervlakte zoals voorheen. Volgens Shin levert de overstap naar een nieuwe generatie doorgaans slechts ongeveer 15% meer prestaties en 15% minder oppervlakte, wat ver afstaat van de 2× factoren die aan de oude “mythe” van Moores wet zijn gekoppeld. In deze context stelt DTCO voor om de traditionele grens tussen wat de ontwerper (architectuur, bibliotheken) en wat het proces (routeringsregels, metallisatieprofunditeit) bepaalt, te doorbreken.
Praktische Toepassing van DTCO
Hoe werkt dit in de praktijk? Het ontwerpteam stelt functionele vereisten en knelpunten vast, terwijl procesingenieurs regels en stacks — zoals de breedte van sporen en de hoogte van cellen — aanpassen om nieuwe mogelijkheden te creëren. Dit resulteert in betere plaatsingen, kortere routes en efficiëntere cellen zonder in te boeten op timing.
Shin gaf cijfers over de impact: in 7 nm kwam ongeveer 10% van de wereldwijde prestatieverbetering al uit DTCO. Voor nodes onder de 3 nm verwacht het bedrijf dat die bijdrage zal stijgen tot 50%. Dit benadrukt waarom zowel Samsung als TSMC vandaag de dag beschikken over speciale teams die zich aan deze discipline wijden, gedreven door zowel fysische effecten (quantum-effecten, variabiliteit) als een groeiende vraag naar AI die elk paar maanden verdubbelt.
De Evolutie van Transistorarchitectuur
Shin bespreekt de evolutie van transistorarchitectuur: van de klassieke planar naar FinFET en recentelijk naar GAA (Gate-All-Around). Samsung is trots op zijn pioniersrol in FinFET op 14 nm en heeft GAA in massaproductie gebracht met miljarden GAA-transistors die al in smartphones zijn geïntegreerd.
GAA is een goed voorbeeld van hoe DTCO fysica omzet in ontwerpvoordelen. In tegenstelling tot FinFET, laat de GAA-structuur meer ruimte voor variaties in het aantal “draden” en de hoogte van de cellen. Dit opent de deur naar een flexibeler aanbod van bibliotheken, waarbij Samsung de ruimte benut met zijn zogenaamde “Hypercell” concept.
Focus op Energie-integriteit
Een ander fundament dat DTCO versterkt, is de power integrity (PI). Shin benadrukte dat het verbruikspatroon en de stabiliteit van het voedingsnetwerk essentieel zijn in foundries. Door het simuleren van het voedingmesh en de stroomflux in de vroege fases kan men spanningsdips anticiperen en geluid dempen, wat verrassingen aan het einde van de cyclus voorkomt.
AI in Celgeneratie
Samsung past ook kunstmatige intelligentie toe bij de generatie van cellen, traditioneel een handmatig proces. In plaats van honderden cellen te creëren die slechts een fractie intensief worden gebruikt, analyseren AI-modellen de syntheseresultaten om vaak gebruikte combinaties en patronen te identificeren, waardoor op maat gemaakte cellen ontstaan.
Vooruitblik: SPCO en SDTCO
Shin sluit zijn presentatie af met een vooruitblik: wat nu DTCO is, zal evolueren naar SPCO (System-Process Co-Optimization) en SDTCO (System-Design-Technology Co-Optimization), waarmee het co-ontwerpevenwicht zich uitbreidt naar systeemniveau.
De Competitieve Context
Hoewel Mitscher geen directe verwijzingen naar concurrenten maakte, erkende hij dat TSMC en Samsung teams hebben die samen met klanten en EDA-leveranciers aan DTCO werken. In een wereld waar procesmijlpalen maar 10-15% opleveren per sprongetje, kan elke optimalisatie van 1-2% cruciaal zijn voor contracten en levensvatbaarheid.
Verwachtingen van het Ecosysteem
Voor chipontwerpers betekent de uitbreiding van DTCO meer interactie met de foundry en minder verrassingen aan het eind van de cyclus. Klanten in het elektronica, hyperscalers, en automotive verwachten snellere en efficiëntere chips zonder te wachten op nieuwe lithografieën.
Onzekerheden en Vragen
Er blijven vragen over de transparantie van de DTCO-regels, hoe het werkelijke effect op PPA gemeten zal worden, en in welke tijdframes verbeteringen beschikbaar zullen zijn voor nodes onder de 3 nm.
Met DTCO lijkt Samsung niet alleen de grenzen van chipontwerp te verleggen, maar ook een nieuwe manier van samenwerking in de industrie te creëren die de toekomst van halfgeleiders zal vormgeven.