TSMC bereidt de volgende golf van AI-chips voor: CoWoS met 24 HBM in 2029

TSMC heeft opnieuw benadrukt dat de race in Kunstmatige Intelligentie niet alleen wordt beslist door het ontwerp van GPU’s, ASIC’s of accelerators. Belangrijker is de productievloer, waar geavanceerde packaging en de capaciteit om steeds meer HBM-geheugen te integreren in combinatie met grote rekenblokken een cruciale rol spelen. Tijdens de Taiwan Technology Symposium 2026 heeft het bedrijf zijn voorspellingen verscherpt: de vraag naar wafers voor AI-accelerators zou tussen 2022 en 2026 vervijfvoudigen, terwijl de wereldwijde markt voor halfgeleiders in 2030 mogelijk de grens van 1,5 biljoen dollar overschrijdt.

Deze cijfermatige vooruitzichten zijn significant omdat TSMC niet langer spreekt over AI als een incidentele investering, maar het ziet als het leidende groeimotor voor de industrie in de komende jaren. Het bedrijf, dat chips fabriceert voor veel grote spelers in de sector, past zijn routekaart aan aan een markt waarin modellen groter worden, het geheugengebruik exponentieel toeneemt en geavanceerd packaging net zo belangrijk wordt als de nodes van de fabricageprocessen zelf.

Van 2 nm tot aan packaging: AI vereist meer dan alleen transistors

Jarenlang lag de focus in de halfleiderwereld bijna volledig op de voortgang van process nodes: 7 nm, 5 nm, 3 nm, 2 nm. Hoewel die race nog steeds relevant is, is dat niet langer voldoende. Bij AI-accelerators wordt de prestaties niet alleen bepaald door de transistorenselectie, maar ook door een bredere set van factoren: hogere dichtheid van transistors, geheugen met grote bandbreedte, snelle interconnecties, energie-efficiëntie en de mogelijkheid om meerdere chips in één systeem te integreren.

TSMC voorziet dat de capaciteit voor haar meest geavanceerde process nodes, waaronder 2 nm en A16, zal toenemen met een samengesteld jaarlijks groeipercentage (CAGR) van 70% tussen 2026 en 2028. Daarnaast verwacht het bedrijf dat de capaciteit van haar CoWoS-technologie, die gebruikt wordt in veel AI-accelerators, met meer dan 80% per jaar zal groeien tussen 2022 en 2027.

De kernboodschap is duidelijk: AI dwingt TSMC om in meerdere richtingen tegelijk te groeien. Aan de ene kant is meer capaciteit voor geavanceerde nodes nodig; aan de andere kant moet de capaciteit van CoWoS, SoIC en siliciumfotonica worden uitgebreid, evenals de technieken voor wafer-scale integratie. Grote klanten vragen niet alleen om meer chips, maar ook om complete systemen die data sneller en efficiënter kunnen bewegen.

CoWoS, SoIC en COUPE: de bottleneck ligt bij datatransfer

De technische spil is CoWoS, een technologie waarmee grote rekenchips en HBM-geheugen op een interposer kunnen worden geplaatst om elektrische afstanden te verkorten en de bandbreedte te verhogen. TSMC produceert al versies met 5,5 arrays, die volgens rapportages een fabricage rendement van 98% behalen. De volgende fase wordt nog ambitieuzer: een versie met 14 arrays in 2028, die zo’n 10 grote rekenchips en 20 stacks HBM kan integreren, gevolgd door in 2029 door een versie met meer dan 14 arrays en tot 24 stacks HBM.

Deze ontwikkeling is van belang, omdat HBM een van de meest waardevolle hardwarecomponenten voor AI is geworden. Accelerators moeten niet alleen meer operaties uitvoeren, maar ook hun kernen continu van data voorzien. Als het geheugen niet mee-evolueert, blijft het theoretische prestatieniveau van de chip onderbenut. Daarom zijn grote fabrikanten zoals NVIDIA, AMD, Broadcom, Google, Microsoft en Amazon afhankelijk van de beschikbaarheid van HBM en de vermogen van TSMC om geavanceerd te packagen.

Daarnaast ontwikkelt TSMC haar SoIC-technologie, die 3D-integration mogelijk maakt. Volgens de aankondigingen op het symposium biedt SoIC een interconnectiedichtheid die 56 keer hoger is en een energie-efficiëntie die vijf keer beter is dan CoWoS uit 2015. De roadmap bevat een bonding pitch van 6 micron, met een verdere evolutie naar 4,5 micron in de A14-generatie, waardoor componenten dichter en met minder stroom kunnen worden verbonden.

Een andere belangrijke technologie is COUPE, de fotonica-oplossing van TSMC. Het bedrijf meldt dat haar eerste 200 Gbps Micro Ring modulator op basis van COUPE dit jaar in productie is gegaan. Het doel is de latentie en het energieverbruik te verminderen in vergelijking met traditionele koperen interconnects, wat steeds crucialer wordt in AI-systemen waar datadeling tussen chips, geheugen en servers veel energie kost.

Arizona en de geopolitieke dimensie van expansie

De groeistrategie van TSMC strekt zich niet alleen uit tot Taiwan. De vestigingen in Arizona worden steeds belangrijker. De eerste fabriek is al operationeel, de tweede krijgt halverwege 2026 apparatuur, en de derde is in aanbouw. Daarnaast plant het bedrijf om dit jaar nog te starten met de bouw van een vierde fabriek en een eerste geavanceerde packaging-vestiging op die locatie.

TSMC verwacht dat de productie in Arizona in 2026 met 1,8 keer zal toenemen ten opzichte van het voorgaande jaar, met vergelijkbare yields als in Taiwan. Dit heeft zowel een economische als een geopolitieke betekenis. De Verenigde Staten willen de afhankelijkheid van Azië op het gebied van high-end halfgeleiders verminderen, terwijl grote Noord-Amerikaanse klanten een meer lokale supply chain nastreven voor AI-, defensie-, cloud- en high-performance computing-toepassingen.

Toch blijft Taiwan de strategische kern van TSMC. De regio Azië-Pacific blijft een gigantisch deel van het gebruik van geavanceerde capaciteit en de ontwikkeling van een ecosysteem van toeleveranciers. Tijdens het symposium werd gemeld dat regio-klanten meer dan 2,1 miljoen 12-inch wafers gebruikten vorig jaar, een beeld dat door TSMC werd vergeleken met een toren van meer dan drie Taipei 101’s.

AI duwt TSMC richting volledige systemen

De meest ambitieuze ontwikkeling in de routekaart is de System on Wafer (SoW). TSMC bracht in 2024 al een logische versie van SoW in productie en heeft plannen voor SoW-X met geïntegreerde HBM voor 2029. Deze technologie kan tot 64 stacks HBM en 16 CoWoS-modules bevatten, met afmetingen die groter zijn dan 40 arrays. Hiermee gaan we niet alleen over de traditionele chipgrenzen heen, maar verschuiven naar een systeem dat op een wafer wordt gebouwd.

Deze integratie maakt vooral in AI grote sprongen mogelijk, omdat toekomstige modellen meer geheugen, lagere latentie en hogere efficiëntie per watt zullen vereisen. De trend gaat naar grotere pakketten, die dicht bij de fysieke productiegrenzen komen, met steeds geavanceerdere interconnectietechnologieën. De industrie verschuift van alleen kleiner worden, naar het verbinden van meer intelligentie op minder ruimte, en vervangt koper door optische verbindingen wanneer energie en latentie dat vereisen.

De kans voor TSMC is groot, maar er zijn ook risico’s. CoWoS blijft een knelpunt dat nauwlettend door AI-klanten wordt gevolgd. Bij een voortdurende groei van de vraag kan een vertraging in de capaciteit voor packaging de beschikbaarheid van accelerators, servers en complete clusters beïnvloeden. Bovendien maakt de afhankelijkheid van enkele HBM-leveranciers, lithografietools en geavanceerde materialen de hele supply chain kwetsbaar voor geopolitieke spanningen en tekorten.

Het symposium onderstreept dat TSMC niet alleen de goedkoopste of meest geavanceerde transistorfabrikant wil zijn, maar vooral de fysieke basis voor de AI-infrastructuur van de komende decennia. Dit omvat niet alleen nodes van 2 nm en A16, maar ook CoWoS, SoIC, fotonica, geavanceerd packaging en wafer-scale systemen.

Als de voorspellingen uitkomen, zal de AI-chip voor 2029 er heel anders uitzien dan de huidige accelerators. Het zal groter zijn, meer geheugen bevatten, meer afhankelijk zijn van packaging en het datacenter meer integreren in het pakket zelf. De race draait niet meer alleen om het kleiner maken van transistors, maar om het verbinden van meer intelligentie op minder ruimte en met minder energie.

Veelgestelde vragen

Wat heeft TSMC aangekondigd over de vraag naar AI?

TSMC voorziet dat de vraag naar wafers voor AI-accelerators tussen 2022 en 2026 zal vervijfvoudigen, gedreven door de uitbreiding van datacenters en steeds grotere modellen.

Wat is CoWoS?

CoWoS is een geavanceerde packaging-technologie van TSMC waarmee reken- en geheugen-chips (zoals HBM) op een interposer kunnen worden geïntegreerd, wat de bandbreedte verhoogt en de afstand tussen componenten verkort.

Waarom zijn de 24 stacks HBM die gepland staan voor 2029 belangrijk?

Omdat ze accelerators kunnen voorzien van veel meer geheugen en bandbreedte binnen één pakket. Dit is essentieel voor grote modellen en high-performance computing toepassingen.

Wat is de rol van Arizona in de strategie van TSMC?

Arizona is onderdeel van de wereldwijde uitbreiding. De eerste fabriek is operationeel, de tweede krijgt in 2026 apparatuur en de plannen voor verdere fabrieken en geavanceerde packaging zijn in uitvoering. Dit onderstreept de geopolitieke en economische belangen van TSMC en de VS.

bron: trendforce