Het microscopisch onderzoek van de Huawei Kirin 9030 heeft een onverwachte bevinding aan het licht gebracht: het N+3 proces van SMIC bereikt een minimaal metaallaag-hoogte van slechts 32,5 nanometer, vergeleken met de 36 nanometer die waargenomen werd bij de Panther Lake-processors vervaardigd door Intel 18A. Dit cijfer toont de vorderingen van China zonder toegang tot extreme ultraviolet (EUV) lithografie, maar betekent niet dat de Chinese nodes technologisch geavanceerder zijn dan die van Intel.
De kernpunten van de Kirin 9030 en het SMIC N+3 proces in 30 seconden
- SMIC heeft een M0-hoogte van 32,5 nanometer bereikt door DUV-lithografie en vierdubbel patroonvorming (SAQP).
- Panther Lake gebruikt 36 nanometer, terwijl Intel 18A ontworpen is voor 32 nanometer layouts.
- N+3 behaalt een dichtheid van 113,4 miljoen transistors per mm², iets hoger dan TSMC N6.
- Intel 18A biedt een grotere logische dichtheid, betere efficiëntie en geavanceerdere transistor- en stroomtechnologieën.
De ontdekking komt uit het eerste openbare rapport van het STEEL-laboratorium bij SemiAnalysis. Ze onderzochten het systeem-on-chip (SoC) in de Huawei Mate 80 door micro-analyse van transistors, interconnects, geheugen en behuizing via elektronische microscopie. Dit bevestigt dat de Kirin 9030 gebruikmaakt van de derde generatie van SMIC’s 7 nm-proces, bekend als N+3.
De vergelijking heeft voor veel opschudding gezorgd omdat een specifieke dimensie van de Chinese chip kleiner is dan die van een product gemaakt met Intel 18A, een node die volgens de papieren meerdere generaties verder ligt. Maar het gebruik van deze enkele meting om een volledige procesklasse te classificeren, kan misleidend zijn.
Een kleinere metaallaag-hoogte betekent niet automatisch een beter proces
De metaallaag-hoogte (passo metálico) meet de afstand tussen de interconnectlijnen binnen een chip. In dit geval betreft het de M0-laag, een van de onderste lagen die verbindingen binnen logische cellen maakt.
SemiAnalysis meette 32,5 nm voor M0 in de Kirin 9030, wat 19% minder is dan SMIC N+2 en TSMC N6. Bij Panther Lake lag deze waarde op 36 nm. Dit impliceert dat de laag in Huawei’s chip compacter is dan die in Intel’s commercieel beschikbare chip.
Tegelijkertijd ondersteunt Intel 18A een M0-hoogte van ongeveer 32 nm. Panther Lake gebruikt vooral bibliotheken met hoge prestaties, met iets ruimere cellen en verbindingen om snelheid, stroomvoorziening en fabricage-efficiëntie te optimaliseren. Intel hoefde niet de meest gecomprimeerde opbouw overal in de processor toe te passen.
| Kenmerk | SMIC N+3 in Kirin 9030 | Intel 18A in Panther Lake |
|---|---|---|
| Waargenome M0-hoogte | 32,5 nm | 36 nm |
| Ondersteund door het proces | 32,5 nm | 32 nm |
| Transistorarchitectuur | FinFET | RibbonFET, GAA-type | Sterkte bij voeding via de achterkant | Nee | Ja, PowerVia |
| Belangrijke fabricagetechnologie | DUV en SAQP | Geavanceerde processen en PowerVia |
| Genormaliseerde logische dichtheid | 113,4 MTr/mm² | Ongeveer 61% hoger in HD-bibliotheek |
De laatste rij laat zien waarom je de metaallaag niet zomaar mag vergelijken met de totale procesdichtheid. SemiAnalysis berekent dat N+3 113,4 miljoen transistors per mm² haalt, tegenover 107,7 miljoen voor TSMC N6. Dit is een indrukwekkend resultaat zonder EUV, maar ongeveer 38% onder de hoge dichtheid van Intel 18A’s bibliotheek.
De totale dichtheid hangt ook af van de poorthoogte, celhoogte, bovenlagen, lijnweerstand, doorvoeringen, SRAM-geheugen en signaalrouting-capaciteiten. Een smalle M0-laag kan ruimte besparen, maar kan ook beperkingen opleveren voor andere onderdelen van het ontwerp.
Intel voegt daarnaast twee technologieën toe die SMIC nog niet gebruikt in N+3: RibbonFET vervangt FinFET-transistors door GAA-structuren die beter controlerelektrisch zijn, en PowerVia verplaatst de stroomvoorziening naar de achterkant van de wafer, waardoor ruimte op de voorkant vrijkomt en stroom- en signaalinterferentie wordt verminderd. Intel zegt dat deze combinatie verbeteringen geeft in dichtheid, frequentie en energieverbruik.
Hoe SMIC zonder EUV een metaallaag van 32,5 nm bereikt heeft
SMIC heeft de beperkingen door gebrek aan EUV gecompenseerd met DUV-lithografie, meervoudige belichtingen en een nauwe integratie van ontwerp en productie.
De belangrijkste techniek op de M0-laag is SAQP, een vierdubbele zelfalignerende patroonvorming. Hier wordt een eerste patroon geprint, worden scheidingslijnen gemaakt, en dat proces wordt herhaald, waardoor vier smalle lijnen ontstaan. Dit maakt vormen mogelijk die met conventionele DUV-exploitatie niet direct haalbaar zijn.
Dat vereist meer maskers, deposities, etsen en uitlijningen. Elke stap kost tijd en geld, en brengt kansen op fouten met zich mee. Kleine afwijkingen kunnen de breedte van lijnen of de connectiviteit beïnvloeden.
SMIC past ook geoptimaliseerd ontwerp toe via DTCO (Design Technology Co-Optimization). Bijvoorbeeld door cellen te gebruiken met minder harkbenen, contacts te plaatsen boven de actieve poorten, en meer compacte cellen voor ruimtebesparing, maar dit kan de balans tussen prestaties, energie en fabricagebemiddeling beïnvloeden.
Dit proces heeft Huawei in staat gesteld om meer resources te integreren in de Kirin 9030 zonder de chip veel groter te maken. SemiAnalysis schat dat het chipgebied circa 140 mm² bedraagt, met een extra middenkern, meer cache, en grotere GPU en NPU vergeleken met de Kirin 9020.
De optimalisatie van het oppervlak is een van de grootste successen van het N+3 proces. Maar deze verbetering heeft minder impact op de andere kritische variabelen: energiegebruik en prestaties.
Het verschil in energie en klokfrequentie
SemiAnalysis schat dat de hoofdkern van de Kirin 9030 qua prestaties per cyclus vergelijkbaar is met een Arm Cortex-X2 uit 2021. Het is een verbetering ten opzichte van eerdere Huawei-chips, maar blijft ver onder de huidige designs van Apple, Qualcomm en MediaTek.
Vergelijkingen tonen dat de energie-efficiëntie van de Kirin-kern achterblijft: de kleine kern van Apple biedt 20% meer prestaties voor ongeveer 1 watt, terwijl de Huawei-kern ongeveer 4,5 watt verbruikt. Hoewel dit geen directe vergelijking van processen is, geeft het een indicatie van de energiekloof.
De Kirin kan bovendien niet dezelfde spannings- en frequentiecurve behalen als chips gemaakt met recentere processen van TSMC of Intel. Een efficiënter proces maakt hogere kloksnelheden mogelijk of een lagere spanning, wat leidt tot meer transistors voor cache, execution units, en voorspellingslogica.
Daarom is de bewering dat SMIC Intel 18A overstijgt, voorzichtig te interpreteren. SMIC’s metaallaag is minder ruim dan die van Panther Lake, maar dit wordt gecompenseerd door een complexer proces. Intel behoudt een hogere totale logische dichtheid, met backside power en GAA-transistoren.
Daarnaast is Panther Lake gebaseerd op chiplets. Intel 18A wordt ingezet voor de compute-modules, terwijl andere onderdelen uit verschillende processen komen. Intel begon in 2025 met 18A en ontwikkelt nu een verbeterde versie, 18A-P, die volgens de fabriek 9% meer prestaties of 18% minder energieverbruik garandeert bij hetzelfde prestatieniveau.
De Chinese technologische ontwikkeling gaat door, ondanks exportbeperkingen. SMIC en Huawei investeren intensief in DUV-patronvorming, fysiek ontwerp, behuizing en systeemoptimalisatie.
Huawei onderzoekt ook stacktechnologieën zoals LogicFolding, waarbij logische lagen over elkaar worden geplaatst, wat mogelijk de dichtheid en kabellengte verkort. Echter, deze systemen betekenen niet dat individuele transistors worden gemaakt met de efficiëntie van de meest geavanceerde nodes. De genoemde Kirin 9030 gebruikt dit nog niet.
SMIC blijft achter op Intel, TSMC en Samsung op het gebied van technologische metrics voor geavanceerde nodes. Maar de Kirin 9030 bewijst dat China in staat is om processoren te produceren die geschikt zijn voor smartphones, netwerken, inferentie en andere systemen, vooral gericht op autonomie in levering.
Veelgestelde vragen
Is het SMIC-proces geavanceerder dan Intel 18A?
Nee. De Kirin 9030 gebruikt een M0-hoogte van 32,5 nm, lager dan bij Panther Lake, maar Intel 18A biedt meer logische dichtheid, betere elektrische specificaties en geavanceerdere technologieën.
Welke dichtheid bereikt SMIC N+3?
SemiAnalysis schat 113,4 miljoen transistors per mm², iets hoger dan TSMC N6, maar circa 38% onder de high-density bibliotheek van Intel 18A.
Hoe produceert SMIC geavanceerde chips zonder EUV?
Door DUV-lithografie met meervoudige belichtingen en geavanceerde patronvormingstechnieken zoals SAQP, plus ontwerp- en productiecoördinatie via DTCO.
Waarom verbruikt de Kirin 9030 meer energie?
Het N+3-proces en de architectuur van Huawei leiden tot minder gunstige spanning-frequentie-curves. Om bepaalde prestaties te halen, is meer energie nodig dan bij chips uit recente nodes.
