Rapidus heeft een nieuwe stap gezet in haar poging om een alternatief te worden op de wereldwijde markt voor geavanceerde halfgeleiders. Het Japanse bedrijf zal het AI-agent Cadence InnoStack integreren in haar RAADS-ontwerpsysteem, met het expliciete doel om de tijd die nodig is om een systeem op een chip (SoC) te ontwikkelen, tot de helft te verminderen — van de eerste architectuurbeslissingen tot de pre-fabricage verificatie.
De kernpunten van Rapidus’ strategie in 30 seconden
- Rapidus integreert Cadence’s AI-agent InnoStack in haar RAADS-platform om verschillende fasen van het chipontwerp te coördineren.
- Het bedrijf streeft ernaar de doorlooptijd van ontwerpcycli te verdubbelen ten opzichte van traditionele workflows.
- De aanpak omvat logische fabricage op 2 nanometer, intellectueel eigendom voor HBM4 en snelle interconnecties.
- Packaging in 2.5D en 3D maakt deel uit van hun aanbod, gericht op de AI-versnellersmarkt.
- De grootschalige productie van haar 2-nanometerproces wordt verwacht in 2027.
Het partnerschap beperkt zich niet tot het gebruik van AI om enkele ontwerpparameters aan te passen. Cadence en Rapidus streven ernaar dat het systeem bepaalt welke elektronica-ontwerptools (EDA) moeten worden ingezet, hun resultaten coördineert en de volgende stappen bepaalt gedurende grote delen van het proces.
Deze aanpak past bij een toenemende complexiteit: een modern chip wordt niet meer als een geïsoleerde eenheid ontworpen. Ingenieurs moeten balans vinden tussen prestaties, energieverbruik, oppervlakte, temperatuur, signaalrouting, geheugen, interconnects en fabricagemogelijkheden. Een wijziging in één aspect kan nieuwe analyses en aanpassingen in andere vereisen.
De belofte van de AI-agent is om een deel van dat repetitieve werk weg te nemen. Rapidus spreekt van een verbetering tot twee keer sneller in ontwerpvertragingen, al is dit nog een doelstelling en geen bewezen resultaat in commerciële projecten.
RAADS wil het volledige chipontwerp coördineren
Het Rapidus AI-Agentic Design Solution platform, genaamd RAADS, maakt deel uit van het fabrieksmodel dat het Japanse bedrijf bouwt rondom haar toekomstige 2-nanometertechnologie.
Cadence voegt aan dit platform de InnoStack AI Super Agent toe, een technologie ontworpen om tools te coördineren die betrokken zijn bij verschillende fasen van een SoC-ontwikkelingsproces. De scope varieert van de initiële architectuuroplossingen tot de fysieke implementatie en de signoff — de definitieve verificatie die bevestigt dat het ontwerp klaar is voor productie.
In conventionele workflows zetten ingenieurs gespecialiseerde tools in voor onder meer plaatsing van componenten, verbindingen, consumptie-analyse, tijdsvertragingen en naleving van fabricageregels.
AI-gestuurde systemen kunnen al helpen bij het optimaliseren van specifieke taken. Wat Rapidus en Cadence anders doen, is de uitgebreide coördinatie: de agent selecteert automatiseringstools, analyseert resultaten en plant nieuwe stappen, zonder dat dit manueel door een ingenieur hoeft te gebeuren.
Daarnaast heeft Rapidus RAADS uitgebreid met Navigator en Indicator, tools voor probleemidentificatie, kwaliteitscontrole en het proactief oplossen van issues voordat ze fataal worden voor het ontwerp of productie.
Al in 2025 presenteerde het bedrijf onderdelen van dit platform zoals RAADS Generator, voor het genereren van RTL-ontwerpen op basis van specificaties, en RAADS Predictor, bedoeld om prestatiemetric, vermogen en oppervlakte te voorspellen vóór de fysieke fase is afgerond.
De integratie met Cadence maakt deze functies onderdeel van een breder aanbod. Rapidus wil niet alleen een ontwerpkit leveren waarmee klanten zelfstandig kunnen werken; ze wil het gehele proces ondersteunen — van ontwerp tot fabricage en encapsulatie — in één omgeving.
De 2 nanometer-initiative is slechts één onderdeel van de strategie
Het meest zichtbaar blijft Rapidus’ 2-nanometerproces met GAA (Gate-All-Around) transistors. Deze technologie is voortgekomen uit partnerschappen met IBM en wordt geïmplementeerd in de IIM-1 fabriek in Chitose, Hokkaido.
In 2025 slaagde Rapidus erin prototypes van 2 nm GAA-transistors te fabriceren en de eerste elektrische kenmerken te meten. De volgende stap is om deze lab- en pilotresultaten te vertalen naar een stabiel, reproduceerbaar en rendabel productieproces voor commercieel gebruik.
Groot volume productie wordt gepland voor 2027. Dat vereist dat het ontwerpkit compleet is, bibliotheken gevalideerd, IP gekwalificeerd en de yield verder verbeterd wordt, zodat ontwerpen zonder lange correctierondes kunnen worden overgedragen van EDA-tools naar werkelijke siliciumchips.
Rapidus is later dan grote spelers zoals TSMC, Samsung en Intel, die al uitgebreide ecosystemen hebben opgebouwd. Daarom richt het zich niet alleen op het node-facet, maar vooral op de snelheid waarmee ze specifieke ontwerpen kunnen realiseren.
Met haar Rapid and Unified Manufacturing Service (RUMS) biedt Rapidus korte cycli, individuele wafer-verwerking en data-intensieve productieaanpassing. Door informatie van elke wafer te registreren en te gebruiken voor procesverbetering en afwijkingsvoorspelling, probeert het bedrijf efficiënt te werken.
De toepassing van AI in ontwerp en fabricage sluit hierbij aan. Als RAADS gegevens uit tools en echte productiegegevens kan koppelen, wordt de afstand tussen ontwerp en fabricage verkleind, waardoor sneller en met hogere precisie geleverd kan worden.
HBM4 en snelle interconnecties voor AI-versnellers
Rapidus’ strategie verbindt de logica van 2 nm met high-bandwidth memory en interfaces die essentieel zijn voor AI-accelerators.
Samenwerking met Cadence omvat IP voor HBM4, SerDes-verbindingen van 224 Gbit/s en PCI Express 7.0. Deze componenten zijn cruciaal omdat de totale prestatie van moderne accelerators afhankelijk is van zowel rekenkracht als gegevensdoorvoer.
Hoge-bandwidth memory (HBM) wordt dicht bij de processor geplaatst met high-end packaging en biedt veel hogere doorvoer dan conventioneel geheugen. Het is de kern in GPU’s en ASIC’s voor training en inferentie van grote AI-modellen.
Rapidus plant niet zelf HBM te fabriceren; haar expertise ligt in geavanceerde logische chips. Het doel is om een omgeving te ontwikkelen waarin de berekeningschip-ontwerpen compatibel zijn met HBM4 en andere interfaces, binnen hetzelfde pakket.
Dit onderscheid versterkt de strategie: in plaats van volledige integratie binnen één fabriek, faciliteert Rapidus koppeling van logica, geheugen en interconnects tot een compleet systeem.
De interne servernetwerken profiteren ook hiervan: high-speed interfaces maken het mogelijk om accelerators, CPU’s, geheugen en I/O te verbinden zonder dat dataverkeer de voordelen van geavanceerde fabricage ondermijnt.
De AI-markt erkent dat kleinere transistors niet alles zijn; een chip moet ook een evenwichtige levenscyclus van prestaties, energie, geheugen en communicatie hebben om echt effectief te zijn.
Geavanceerd packaging als onderdeel van de productieketen
Rapidus wil ook meedoen aan het chiplet-emballageproces via 2.5D- en 3D-technologieën. In plaats van alles op één silicium te fabriceren, worden functies verdeeld over meerdere chiplets die verschillende fabricageprocessen kunnen gebruiken.
Een AI-versneller kan bijvoorbeeld een logische chip op 2 nm combineren met I/O-blokken op oudere nodes en geheugen HBM van andere fabrikanten. Het packaging verbindt deze met hoge dichtheid en bewaakt voedingen, signalen en warmteafvoer.
2.5D-assemblage plaatst de componenten naast elkaar op een interposer; 3D stacking plaatst ze verticaal, via door-silicon-verbindingen. Beide oplossingen verkorten dataderingen, maar brengen uitdagingen in temperatuurbeheer, fabricagerendement en kosten met zich mee.
Samenwerking met IBM richt zich op chiplet-encapsulatie voor 2 nm-processen. Ook ontwikkelt Rapidus interfaces zoals HBM, UCIe en SerDes om integratie in haar toekomstige packagingdiensten te ondersteunen.
Deze strategie onderstreept dat Rapidus niet alleen microchips wil fabriceren, maar een volledige keten wil aanbieden: van AI-gestuurd ontwerp, geavanceerde logische chips tot systeemintegratie met chiplets.
Voor klanten die custom chips laten ontwerpen, kan het verminderen van het aantal betrokken leveranciers en het verkorten van de keten de doorlooptijd verkorten. Tegelijkertijd neemt de verantwoordelijkheid voor kwaliteit en complexiteit toe: Rapidus moet in meerdere domeinen tegelijk excelleren.
Een ambitieuze plan dat nog klanten moet vinden
Met overheidsfinanciering heeft Rapidus een geavanceerde fabriek gebouwd en partnerschappen gevormd met IBM, Cadence, Synopsys en andere technologische bedrijven. Onder haar eerste aandeelhouders bevinden zich Toyota, Sony, SoftBank, Kioxia, NTT, NEC, Denso en MUFG Bank.
Hoewel de financiering veel van het risico wegneemt, moet Rapidus nog wel klanten aantrekken die hun waardevolle ontwerpen toevertrouwen aan een nieuw proces. Grote chip-ontwikkelaars blijven jarenlange beoordelingen uitvoeren op stabiliteit, yield, IP en leveringscapaciteit.
De integratie van InnoStack in RAADS moet dat risico verkleinen door vroegtijdig problemen op te sporen en ontwerpen snel aan te passen volgens fabricageregels. Zo kunnen eerste tests sneller en efficiënter worden afgerond.
Het streven om de ontwerptijd met 50% te reduceren, wordt gezien als een gezamenlijke doelstelling. Het uiteindelijke resultaat hangt af van de complexiteit van het SoC, de rijpheid van bibliotheken, datakwaliteit en menselijke interventie.
Rapidus opereert niet op hetzelfde schaalniveau als TSMC of Samsung. Haar kans ligt in kortere cycli en meer gerichte diensten voor bedrijven die ASIC’s, AI-accelerators en high-performance producten in kleinere volumes en met niche-behoeften ontwerpen.
De samenwerking met Cadence versterkt dit streven. Hoewel de aandacht wordt getrokken door de 2 nm-technologie, wordt de concurrentiestrijd vooral gewonnen in alles rondom de transistor: tools, bibliotheken, geheugen, interconnects, chiplets, packaging en snelle ontwerpcorrecties.
Veelgestelde vragen
Wat kondigde Rapidus aan met Cadence?
De twee bedrijven zullen Cadence’s AI-agent InnoStack integreren in het RAADS-platform van Rapidus. Het doel is om verschillende fasen in het chipontwerp te automatiseren en te coördineren.
Wanneer start Rapidus met de fabricage van 2 nm-chips?
Rapidus streeft ernaar in 2027 op grote schaal te gaan produceren. Prototypes van 2 nm GAA-transistors zijn al ontwikkeld, maar de industrialisatie moet nog worden afgerond.
Gaat Rapidus HBM4 geheugen produceren?
Nee, het bedrijf heeft niet aangekondigd dat het HBM4-geheugen zelf gaat fabriceren. Haar strategie richt zich op geavanceerde logica, interfaces en packaging die naadloos kunnen samenwerken met geheugen van andere leveranciers.
Wat is het voordeel van geavanceerd packaging?
Het maakt het mogelijk om verschillende chiplets en geheugencomponenten samen te brengen binnen één pakket, de dataroute te verkorten en het fabricageproces voor elke functie te optimaliseren.
volgens: rapidus