AMD y Broadcom zijn de belangrijkste klanten geworden voor de toekomstige capaciteit van fan-out panel-level packaging (FOPLP) bij Powertech Technology (PTI), een van de grote Taiwanese leveraged partners in semiconductor verpakken en testen. Het bedrijf verwacht begin 2027 met massaproductie te starten en geeft aan dat een aanzienlijk deel van de geplande capaciteit al gereserveerd is, wat aangeeft dat de knelpunten in AI-chipproductie zich verschuiven van silicium naar geavanceerde encapsulatie.
De kernpunten van Powertech’s FOPLP in 30 seconden
- Powertech verwacht halverwege 2027 de massaproductie van FOPLP te starten, met AMD en Broadcom als voornaamste klanten.
- De capaciteit zal groeien van ongeveer 1.000 panels per maand in 2026 naar 2.000 in 2027 en ongeveer 5.000 in 2028.
- De totale verwachte investering kan oplopen tot 70 miljard Taiwan dollar, circa 1,9 miljard euro.
- Het vierkante paneel maakt het mogelijk om veel meer grote chips gelijktijdig te verwerken dan op een conventionele wafer.
- Powertech werkt ook aan 3D-verpakking en componenten voor co-packaged optics.
Powertech is al ver bezig met deze technologie lang voordat AI de vraag naar grote encapsulaties verhoogde. Het bedrijf startte in 2016 met een experimentele FOPLP-lijn, beschouwde de technologie in 2018 als commerciëel haalbaar en bouwde daarna speciale faciliteiten voor massaproductie.
Nu begint deze strategische inzet zich te coincideerde met een dringende industriebehoefte.
GPU’s en ASIC’s die worden gebruikt in AI, zijn niet meer zomaar grote chips met geheugen eromheen. De nieuwe platforms combineren meerdere dies van computation, chiplets, HBM-geheugen en complexe interconnectie-netwerken binnen groter wordende encapsulaties. Efficiënte fabricage wordt een van de grootste uitdagingen in de supply chain.
FOPLP vervangt ronde wafers door grote vierkante panels
Het fundamentele verschil ligt in het fabricageformaat.
De meeste huidige geavanceerde encapsulaties maken nog gebruik van ronde wafers van 300 mm. FOPLP verschuift enkele van deze processen naar grotere rechthoekige panels, conceptueel vergelijkbaar met wat decennia lang in andere elektronica-industrieën werd gebruikt.
Powertech werkt met panels van ongeveer 510 x 510 millimeter. Het groter oppervlak maakt het mogelijk om meer apparaten per procescyclus te plaatsen en vermindert de verspilling van ruimte langs de randen, die typisch is bij ronde wafers.
Het bedrijf beweert dat deze architectuur de productiviteit per batch verbetert en een economisch aantrekkelijke alternatief biedt voor zeer grote encapsulaties.
In het Singaporese project met Powertech wordt gesproken over ongeveer 45 AI-encapsulaties van maximale grootte op één panel, tegenover zo’n acht of negen via bepaalde wafergebaseerde processen. Dit zijn specifieke cijfers voor dat ontwerp en moeten niet geëxtrapoleerd worden naar andere halfgeleiders, maar geven wel een idee van het industrieel aantrekkelijk formaat.
Powertech noemt haar eigen platform PiFO, met opties voor Chip-First, Chip-Last en Chip-Middle configuraties.
De laatste variant is vooral interessant voor AI omdat het integratie van SoC, ASIC, HBM-geheugen en chiplets mogelijk maakt via lagen met hoge dichtheid (RDL).
De CEO van Powertech, D.K. Tsai, vergelijkt enkele varianten van PiFO conceptueel met technologieën zoals CoWoS-L van TSMC.
Hoewel geen exacte gelijkenissen, proberen beide dezelfde problemen op te lossen: enorme hoeveelheden silicium binnen één systeem verbinden zonder volledig afhankelijk te zijn van een silicium interposer over heel het oppervlak.
AMD een van de eerste grote klanten
AMD wordt al enkele maanden gelinkt aan het project.
Powertech bevestigde eerder dat ze verwachten begin 2027 chips voor AI-servers aan AMD te leveren via FOPLP, en dat de installatie van de benodigde apparatuur volgens planning verloopt.
Deze ontwikkeling heeft belangrijke implicaties voor AMD.
TSMC heeft een sterke positie opgebouwd in geavanceerde encapsulatie via CoWoS, dat breed wordt gebruikt door NVIDIA en andere AI-chipontwerpers. De groeiende vraag heeft geleid tot een snelle uitbreiding van capaciteit, waardoor encapsulatie een strategisch onderdeel is geworden van de productie van accelerators.
Het hebben van alternatieve technologieën betekent niet dat TSMC en CoWoS kunnen worden achtergelaten. Het helpt bij diversificatie van producten en kan mogelijk kosten verlagen of afhankelijkheid van één technologie verminderen.
Eerdere rapportages suggereerden dat AMD FOPLP van Powertech overwoog voor toekomstige architecturen, hoewel die projecten nog in evaluatie zijn. De productieklaarheid voor 2027 door Powertech wordt echter al publiekelijk erkend.
Broadcom heeft een nog diepere relatie.
Broadcom en Powertech voorbereiden fabriek in Singapore
Powertech kondigde in 2026 aan 400 miljoen dollar (ca. 340 miljoen euro) te investeren voor een 30% participatie in een joint venture met Broadcom, genaamd XCIP Technologies.
De Singaporese fabriek wordt geschat op een totale investering van ongeveer 5,66 miljard dollar (bijna 4,8 miljard euro) en zal zich richten op geavanceerde encapsulatie voor AI-chips.
Het doel is onder andere FOPLP en fijnere lagen van herverdeling (RDL) te ontwikkelen.
Broadcom is een belangrijke speler in op maat gemaakte ASIC’s voor AI. Cloud-aanbieders ontwikkelen steeds vaker eigen accelerators voor specifieke workloads, wat een alternatieve markt vormt naast de traditionele GPU’s.
FOPLP kan bijzonder geschikt zijn voor dergelijke systemen, doordat het meerdere chiplets, geheugen en logica in grote encapsulaties kan combineren.
Powertech bevestigt dat AMD en Broadcom de meeste van hun toekomstige capaciteit hebben gereserveerd en dat het bedrijf verwacht geen problemen te ondervinden bij het vinden van klanten tot 2030.
Van 1.000 tot 5.000 panels per maand
De productie zal geleidelijk toenemen.
Powertech verwacht um ongeveer 1.000 panels per maand in 2026, hoewel dit nog in een pre-productiefase is.
De verwachting is dat de capaciteit zich ontwikkelt tot:
| Periode | Verwachte FOPLP-capaciteit |
|---|---|
| 2026 | ~1.000 panels/maand |
| Halverwege 2027 | ~2.000 panels/maand |
| 2028 | ~5.000 panels/maand |
Het bereiken van de hoogste capaciteit vereist aanzienlijke investeringen.
Tsai schat dat de bouw van de productiefaciliteiten, engineering en apparatuur om 5.000 panels per maand te behalen, de totale kosten kan doen oplopen tot 70 miljard Taiwan-dollars (~2,2 miljard dollar of ongeveer 1,9 miljard euro).
De eerste lijn heeft nu al meer dan 20 miljard Taiwan-dollars gekost.
Powertech verwacht dat die eerste investering rond midden 2027 wordt terugverdiend, samen met de groei in commerciële leveringen.
Echter, grotere panels produceren brengt ook grote fabricage-uitdagingen met zich mee.
De grote uitdaging: fabricagerendement
De overgang van een relatief kleine ronde wafer naar een panel van meer dan een halve meter introduceert belangrijke problemen.
Een daarvan is warpage, de vervorming van het paneel door temperatuur- en mechanische verschillen tussen materialen. Als zo’n groot oppervlak niet genoeg vlak blijft, gaat de precisie van lithografie en hoge-dichtheid verbindingen verloren.
Powertech beweert dat ze dit probleem grotendeels onder controle hebben en dat de grootste moeilijkheden nu liggen in integratie en fabricagerendement.
Dit laatste is bijzonder belangrijk.
Een modern encapsulatie kan miljoenen microverbindingen bevatten. Een klein defect kan een extreem duur apparaat onbruikbaar maken, dat al meerdere geavanceerde chiplets en HBM-geheugen bevat.
Powertech stelt dat ze rendementen boven 90% hebben bereikt en willen dit stapsgewijs verhogen naar 95-99%. Dit is een belangrijke indicator voor wanneer het proces volledig in massaproductie zal komen.
FOPLP is niet meteen een vervanger voor CoWoS
De groei van panel-level packaging betekent niet noodzakelijk dat TSMC’s CoWoS verdwijnt.
CoWoS heeft jarenlange grootschalige productie, een groot klantenbestand en een ecosysteem rond enkele van de meest geavanceerde AI-chips wereldwijd.
Intel gebruikt technologieën zoals EMIB, waarbij kleine siliconenbruggen componenten binnen het encapsulatie verbinden.
FOPLP probeert een andere positie in te nemen: het gebruik van grote panelen voor hogere interconnectie-dichtheid, productiviteit te verhogen en kosten te verlagen voor bepaalde toepassingen.
Verschillende technologieën zullen mogelijk naast elkaar bestaan:
| Technologie | Belangrijk kenmerk |
|---|---|
| TSMC CoWoS | Veel toegepast voor GPU’s en AI-accelerators |
| Intel EMIB | Siliconbruggen tussen chiplets |
| Powertech FOPLP/PiFO | Verwerking op grote, vierkante panels |
| 3D-verpakking | Verticale stapeling van dies |
De keuze hangt af van het formaat van de encapsulatie, het aantal chiplets, HBM-geheugen, connectiedichtheid, kosten en verwachte productievolume.
Powertech’s volgende strategische stap: optica en 3D
Powertech stopt niet bij FOPLP.
Het bedrijf richt zich nu op drie grote pijlers in geavanceerde encapsulatie: FOPLP, TSV/3D-IC en optische technologie.
Hun TSV (Through-Silicon Via) en 3D-stapelingen worden vanaf Q3 2026 gebruikt voor DRAM en andere driedimensionale circuits, met massaproductie gepland vanaf dat moment.
In optica levert Powertech in 2026 kleine hoeveelheden optische motorcomponenten voor kwalificatie en verwacht in 2027 door te gaan naar co-packaged optics (CPO) gebaseerd op siliciumfotonica.
Deze ontwikkelingen passen in de grote transformaties in AI-datacenters, waar het aantal aangesloten accelerators toeneemt en elektrische verbindingen steeds meer energie verbruiken. Nvidia, Broadcom en anderen ontwikkelen architecturen waarbij optische verbindingen dichter bij de netwerk-siliconen komen.
FOPLP, 3D-verpakking en geïntegreerde optica vormen samen een geïntegreerde toekomst voor high-performance computing.
De strijd om AI-innovatie wordt niet meer alleen gewonnen met kleinere transistors of meer FLOPS. Het fabriceren, verbinden en voeden van honderden duizenden chiplets wordt een strategische industrie op zich, net zo belangrijk als het ontwerp ervan.
Het feit dat AMD en Broadcom capaciteit bij Powertech reserveren voordat de massaproductie van FOPLP volledig operationeel is, onderstreept hoezeer geavanceerde encapsulatie nu een strategische troef is geworden, die bedrijven verzekerd willen stellen met jaren van vooruit plannen.
Veelgestelde vragen
Wat is FOPLP?
FOPLP staat voor Fan-Out Panel-Level Packaging. Het gebruikt grote rechthoekige panels in plaats van beperkt te blijven tot ronde wafers, met als doel het gelijktijdig verwerken van meer apparaten en het verlagen van kosten.
Wanneer begint Powertech met het produceren van FOPLP-chips voor AMD?
Powertech verwacht medio 2027 te starten met massaproductie, en geeft aan dat de eerste leveringen voor AMD vermoedelijk in de tweede helft van dat jaar plaatsvinden.
Hoeveel capaciteit heeft Powertech?
Het bedrijf voorziet een groei van rond de 1.000 panels per maand in 2026 tot ongeveer 2.000 in 2027 en rond de 5.000 in 2028.
Zal FOPLP CoWoS van TSMC vervangen?
Niet noodzakelijk. FOPLP biedt een alternatieve aanpak voor grote encapsulaties en kan concurrerend zijn voor bepaalde ontwerpen, maar CoWoS blijft nog steeds een veelgebruikte en groeiende technologie. Beide kunnen naast elkaar bestaan, afhankelijk van toepassing en formaat.
vía: Digitimes