Huawei streeft ernaar aan te tonen dat driedimensionale logische stapseling niet automatisch een thermisch probleem hoeft te vormen voor een processor. Het bedrijf heeft nieuwe gegevens vrijgegeven over hun Kirin 2026, de eerste mobiele SoC die gebruikmaakt van hun LogicFolding-architectuur onder de zogenaamde Tau (τ) Scaling Law. Met deze benadering beweert Huawei de transistorendichtheid circa 55 % te hebben verhoogd, terwijl het energieverbruik in verschillende onderdelen van de chip is verminderd bij gelijke prestaties. Het doel is verder te gaan dan de klassieke schaalvergroting, die zich uitsluitend richt op het steeds kleiner maken van transistors.
De kernpunten van de Huawei Kirin 2026 in 20 seconden
- Huawei claimt dat LogicFolding de dichtheid van de Kirin 2026 met ongeveer 55 % verhoogt in vergelijking met de Kirin 9030 Pro.
- De architectuur verdeelt logica over verschillende lagen die verticaal verbonden worden via hybrid bonding.
- Bij gelijke prestaties geeft Huawei aan dat het energieverbruik met 66 % afneemt in de NPU, 58 % in de GPU en 41 % in de high-performance CPU-kern.
- De grootste uitdaging blijft het thermisch beheer, de uitlijning, de fabricageprestaties en de EDA-tools.
Huawei presenteerde deze aanpak publiekelijk tijdens 2026 en breidde deze daarna uit in een tweede versie van de whitepaper A time scaling theory for multi-layer electronic systems, gepubliceerd op ChinaXiv. Dit is een preprint, waardoor de resultaten voorlopig nog niet door onafhankelijke laboratories bevestigd of getest zijn op commercieel gebruik.
Voorzichtigheid is noodzakelijk omdat Huawei Tau Scaling beschouwt als iets meer dan een nieuwe behuizingstechniek. Het idee is het verbeteren te herdefiniëren: in plaats van alleen te kijken naar de fysieke grootte van transistors, richt men zich op het verkorten van de tijd die informatie nodig heeft om door het apparaat, de schakelingen, de chip en het systeem te reizen.
LogicFolding: kabels verkorten in plaats van transistors altijd kleiner maken
De meest zichtbare toepassing van deze theorie is LogicFolding.
Driedimensionale chips zijn niet nieuw. De industrie gebruikt al jaren stapeling in geheugens zoals HBM en ontwikkelt steeds geavanceerdere technologieën om meerdere dies in één behuizing te plaatsen. Het minder gangbare is het stapelen van grote hoeveelheden actieve logica, omdat CPU’s, GPU’s en NPU’s aanzienlijk meer warmte genereren dan geheugenlagen.
Huawei stelt voor circuits digitaal, analoog en geheugen te scheiden over verschillende actieve lagen, die verbonden worden via uiterst dichte verticale verbindingen.
Volgens de gepubliceerde gegevens gebruikt de Kirin 2026 een hybrid bonding pitch van 1,5 micrometer en ongeveer 50 miljoen verticale verbindingen. Een deel daarvan (tussen 10-15 %) wordt gebruikt voor signaaltransport. Huawei meldt dat test-silicium voor de Kirin 2027 al deze spacing heeft teruggebracht tot 1 micrometer en meer dan 100 miljoen verticale verbindingen heeft.
Het doel is niet simpelweg meer silicium in hetzelfde oppervlak plaatsen.
Door een circuit over twee lagen te verdelen, kan een verbinding die voorheen horizontaal een relatief lange afstand aflegde, vervangen worden door een kortere verticale verbinding. Huawei beweert dat LogicFolding ongeveer 20 % kortere interconnectie-lengtes oplevert en dat kritieke routes met wel 70 % verkort kunnen worden.
Dat is belangrijk omdat het verplaatsen van informatie energie kost.
Hoe langer een metalen lijn, des te hoger de parasitaire weerstand en capaciteit. Het herhaaldelijk laden en ontladen van deze verbindingen, miljoenen of miljarden keren per seconde, vormt een aanzienlijk deel van het energieverbruik van een moderne processor.
Tau Scaling probeert deze energie terug te winnen door de afstanden te verkorten.
De Kirin 2026 test de grote uitdaging: warmtebeheer
De grote complexiteit ontstaat bij het toevoegen van een extra actieve laag.
Hoe meer logica in hetzelfde oppervlak wordt geconcentreerd en hoe verder een laag fysiek verwijderd is van de koeler, hoe waarschijnlijker het wordt dat de thermische dichtheid toeneemt en dat de temperaturen moeilijker onder controle te houden zijn.
Huawei probeert deze potentiële beperking aan te tonen met hun nieuwe gegevens.
Volgens de gerapporteerde metingen van Huawei is de transistorendichtheid van de Kirin 2026 gestegen van 155 miljoen transistors/mm² in de Kirin 9030 Pro naar 238 miljoen transistors/mm², een toename van circa 53-55 %, afhankelijk van de gebruikte berekeningsmethode.
Echter, Huawei beweert dat deze toename niet per se gepaard gaat met een hogere energieconsumptie.
Bij vergelijking van de high-performance CPU-kern bij gelijk niveau van prestaties, is de spanning gedaald van 1,1 V naar 0,9 V, terwijl het genormaliseerde energieverbruik met ongeveer 41 % is afgenomen. Tegelijkertijd is het genormaliseerde oppervlak met 37,5 % verkleind, wat betekent dat de resulterende vermogensdichtheid ongeveer 5,6 % lager zou zijn.
De gepubliceerde gegevens van september breiden deze vergelijking uit naar andere blokken.
Huawei rapporteert een 66 % lagere energieconsumptie in de NPU, 58 % minder in de GPU en 41 % minder in de high-performance CPU bij gelijke prestatieniveaus. Voor de NPU stelt Huawei dat ze 29 TOPS konden behouden, terwijl ze de frequentie en spanning aanzienlijk reduceerden, wat leidde tot een afname van 73 % in de vermogensdichtheid.
Deze cijfers klinken veelbelovend, maar moeten worden gezien als resultaten onder geselecteerde scenario’s met gelijk rendement.
Tau scaling leidt niet automatisch tot een energiezuinige 3D-integratie.
Huawei erkent dat dit een tijdswet van schaalvergroting, niet energiewet is. Als de winst door kortere routes wordt gebruikt om frequenties omhoog te schroeven in plaats van voltages te verlagen, kunnen energieverbruik en temperatuur weer toenemen.
Thermisch ontwerp wordt integraal onderdeel van de architectuur
LogicFolding vereist dat het ontwerp vanaf het begin rekening houdt met de warmteontwikkeling.
Huawei beschrijft een aanpak van thermal-aware floorplanning, waarbij verschillende eenheden verdeeld worden over lagen op basis van thermische kaarten. Warmte-intensieve blokken worden niet direct boven elkaar geplaatst als dat hotspots zou veroorzaken die moeilijk te ventileren zijn.
Deze benadering onderstreept dat het aanpakken van thermische problemen niet alleen afhangt van betere koelingsmaterialen.
Het is een samenspel van architectuur, spanningsregulatie, fysieke distributie, verticale connectiviteit en behuizingsontwerp.
Voor toekomstige generaties met meer lagen verduidelijkt Huawei plannen te hebben voor nog agressievere oplossingen. De documentatie van Tau Scaling V2 vermeldt gebruik van diamantkoelmaterialen gemaakt via chemische dampaf deposition (CVD) en interne microkanalen voor vloeistofkoeling met fluorhydrate. Het doel is om dichtheden van vermogens tot 300 W/cm² te beheren in AI-chips.
Deze technologieën maken deel uit van de ontwikkelroute en moeten niet worden verward met bevestigde commerciële functies van de Kirin 2026.
Huawei streeft naar hogere dichtheid zonder volledig afhankelijk te zijn van geavanceerde lithografie
De industriële context verklaart mede de interesse in deze aanpak.
Huawei heeft beperkte toegang tot bepaalde westerse fabricagetechnologieën en kan niet altijd gebruikmaken van de allernieuwste processnoden van TSMC zoals anderen dat kunnen.
LogicFolding biedt een manier om een deel van dat nadeel te compenseren door de focus te verschuiven van transistor naar architectuur en 3D-integratie.
Futurum Group onderstreept dat de pitch van 1,5 micrometer belangrijk is als het op grote schaal toegepast kan worden, hoewel bedrijven als Intel en TSMC nog steeds vooroplopen met hun procesinnovaties en eigen hybrid bonding-ontwikkelingen.
Dit betekent dat Tau Scaling niet zomaar een alternatief is voor lithografie, maar eerder een aanvullende strategie.
Huawei sluit niet uit dat ze blijven inzetten op geometry reduction, door procesverbeteringen te combineren met afstandsreductie, verticale integratie en herontwerp van datastromen.
De grote vraag is of deze methode schaalbaar en rendabel te produceren is, met consistente kwaliteit.
Implementatie van wafer-to-wafer-assemblage brengt eigen problemen met zich mee, zoals waferdeformatie, precisie van uitlijning, bonding-defecten en het verlies van goede chips als een laag faalt.
Huawei erkent dat er nog uitdagingen zijn op het gebied van pitch van de verbinding, warpage, overlay-precisie en automatisering van EDA-processen, waar nog 3 tot 5 jaar werk aan moet worden besteed.
Van Kirin naar Ascend: de strategie krijgt een bredere toepassing dan smartphones
Huawei beschouwt de Kirin 2026 als een eerste toepassing binnen een veel bredere strategie.
De V2-versie van Tau Scaling plaatst LogicFolding ook in toekomstige generaties van Ascend-processors voor AI. TrendForce geeft aan dat deze architectuur rond 2030 geïntroduceerd kan worden en zich kan uitbreiden naar chips met drie of meer lagen actief.
Het plan omvat ook het geleidelijk verkleinen van pitch van hybrid bonding onder 1 micrometer en het verhogen van de verticale verbindingen tot meer dan 200 miljoen.
Dit zou, theoretisch, de interconnectiedichtheid tussen lagen kunnen benaderen die van interne bedrading in het chipgebruiks- of verbindingskabel. De lagen zouden bijna als één enkele driedimensionale logische structuur werken, in plaats van aparte entiteiten.
Dat is waarschijnlijk het meest interessante aspect van Tau Scaling.
Huawei beweert niet enkel chips te stapelen, dat kunnen anderen al lang.
Hun streven is dat de verbinding tussen lagen zo dicht wordt dat de verticale dimensie een gewoon onderdeel wordt van de traceroute in het circuit.
De Kirin 2026 dient als eerste testcase voor de grenzen van die visie.
De door Huawei gepubliceerde cijfers over dichtheid en energieverbruik zijn veelbelovend, maar ontbreken nog cruciale bewijzen: onafhankelijke tests, blijvend thermisch rendement in een echte slimme telefoon, fabricage-yields, kosten en vergelijkingen met chips gemaakt op meer geavanceerde processnoden.
Als die gegevens de initieel gemaakte claims ondersteunen, kan LogicFolding aantonen dat de toekomst van schaalvergroting niet enkel in het verkleinen van nanometers ligt.
Het kan ook gaan om minder afstand afleggen voor het signaal.
Veelgestelde vragen
Wat is de Tau Scaling Law van Huawei?
Het is een schaalstrategie die het tijds- en latentieverschil in signaaloverdracht gebruikt als optimalisatiewaarde, in plaats van alleen de fysieke grootte van transistors te verkleinen.
Wat is LogicFolding?
Het is een driedimensionale integratie-architectuur die delen van hetzelfde circuit over verschillende actieve lagen verdeelt en via high-density hybrid bonding verbindt om signaalroutes te verkorten.
Verbruikt de Kirin 2026 minder energie ondanks meer transistors per mm²?
Huawei beweert dat dat het geval is bij bepaalde tests met gelijke prestaties. Ze rapporteren circa 55 % hogere dichtheid en verminderingen van 41 % in CPU, 58 % in GPU en 66 % in NPU. Deze resultaten zijn afkomstig van de fabrikant en moeten nog door onafhankelijke partijen bevestigd worden.
Heeft Huawei het thermische probleem van 3D-chips definitief opgelost?
Nee. De eerste resultaten geven aan dat het verlagen van voltage en afstanden deels kan compenseren voor de hogere dichtheid, maar dat uitdagingen in koeling, fabricage, uitlijning, EDA en multilagen-scaling blijven bestaan.