IBM bereikt 0,7 nm en opent het debat over hoe chips worden benoemd

IBM heeft een chiptechnologie gepresenteerd met een transistorafmeting van 0,7 nanometer, ook wel omschreven als 7 angstroms, en de reacties hierop waren snel. Het bedrijf positioneert het als de eerste sub-nanomateriële ontwikkeling in de sector en als een nieuwe weg om de dichtheid van transistors verder te verhogen in de race voor kunstmatige intelligentie computing. Elon Musk richtte daarentegen diens aandacht op de kleine lettertjes: die 0,7 nm betekenen niet dat de daadwerkelijke onderdelen van de chip precies 0,7 nanometer meten.

Deze kritiek raakt een gevoelig punt in de industrie. Decennialang werden nanometermetingen gebruikt als een eenvoudige manier om technologische vooruitgang in halfgeleiderfabricage uit te drukken. Hoe kleiner het nummer, hoe kleiner de transistor, hoe hoger de dichtheid op de chip en in theorie ook het prestatieniveau of de efficiëntie. Maar die directe relatie is enkele jaren geleden doorbroken. Tegenwoordig fungeert de aanduiding van een processieknooppunt meer als een commerciële en technologische label dan als een exacte fysieke maat.

IBM erkent dit openlijk. In haar uitleg geeft het bedrijf toe dat, net als bij andere recente ontwikkelingen, de term 7 angstroms verwijst naar een generatie chips gemaakt met een specifiek proces, niet naar de breedte van de contactmetalen of één enkele meetbare dimensie met een nanometerbiep. Musk vindt dat deze conventie verwarrend kan zijn en stelt voor dat knooppunten genoemd worden naar het aantal atomen dat overeenkomt met de kleinste featurebreedte.

Wat heeft IBM eigenlijk aangekondigd?

De aankondiging van IBM gaat niet alleen over het reduceren van een cijfer in de proceslabel. Het bedrijf presenteert een nieuwe architectuur, genaamd nanostack, gebaseerd op verticale stapeling van transistors in plaats van alleen maar verdere verkleining in het horizontale vlak. Het idee is gebruik te maken van de verticale as om meer transistors op hetzelfde oppervlak te plaatsen, waardoor de dichtheid toeneemt terwijl traditionele miniaturisatie dichter bij fysieke limieten komt.

Volgens IBM maakt deze technologie het mogelijk om ongeveer 100 miljard transistors op een chip te plaatsen ter grootte van een vingernagel, bijna het dubbele van de dichtheid van hun eerdere 2 nm technologische generatie, aangekondigd in 2021. Ook claimt het dat de nieuwe knooppunt tot 50% meer prestatie kan leveren of tot 70% efficiënter kan zijn dan de 2 nm-chip. In SRAM-geheugen spreekt IBM van een verbeteringsfactor van 40%, wat relevant is omdat intern geheugen binnen de chip een knelpunt vormt voor AI-belastingen.

De vooruitgang is significant, maar moet geïnterpreteerd worden als grensverkennend onderzoek, niet als een chip die morgen in laptops of commerciële versnellers verschijnt. IBM heeft een technologie en een fabricageroute gedeeld, maar heeft nog geen concrete industriële partner aangekondigd voor grootschalige productie.

Waarom Musk zegt dat de naam misleidend kan zijn

Musk’s kritiek ontkent niet per se de technische waarde van nanostack, maar richt zich op de manier waarop het genoemd wordt. In een reactie op een post op X verdedigde hij dat de industrie de terminologie zou moeten veranderen en knooppunten configureren op basis van het aantal atomen dat de kleinste featurebreedte vormt. Volgens hem zou dat een betrouwbaardere indicatie geven van de fysieke limiet van de technologie.

Deze suggestie heeft aantrekkingskracht omdat het de taal terugbrengt naar een meetbare en fysieke maat. Eén nanometer is tien angstroms, en het aantal atomen in een atoomreeks ligt in hetzelfde schaalbereik. Als een label zegt ‘7 angstroms’, zou dat suggereren dat er een fysieke structuur van die exacte maat bestaat. In werkelijkheid hebben moderne chips meerdere kritische dimensies — poorten, kanalen, contacten, metallisaties, pitches, SRAM-cellen, isolatie, lagen, en pakketten — die variëren en niet één enkele maat volgen.

Het probleem is dat zo’n voorstel niet eenvoudig te implementeren is. Een chip heeft meerdere kritische afmetingen, niet slechts één ‘kleinste feature’. De race draait niet langer alleen om het verkleinen van transistors, maar ook om het stapelen, verminderen van energieverbruik, verbeteren van geheugen, nieuwe materialen gebruiken, gehelenoplossingen, en het optimaliseren van prestaties en kosten.

De waarheid achter de nanometers

De industrie heeft deze ambiguïteit al geaccepteerd. Intel wijzigde in 2021 haar slicelijn met namen: de wat vroeger 10 nm ‘Enhanced SuperFin’ heet nu Intel 7, en de oude 7 nm werd Intel 4. Ze legden uit dat de nieuwe namen beter de prestatie- en efficiëntieverschillen weerspiegelden dan de oude getallen.

Ook TSMC en Samsung gebruiken procesnamen die niet letterlijk te nemen zijn. Een chip die onder de naam 3 nm wordt gepresenteerd, heeft niet alle onderdelen precies 3 nm. De aanduiding vertegenwoordigt een generatie fabricage, gebaseerd op een combinatie van transistortypes, ontwerpregels, dichtheid, energieverbruik, prestatie, materialen en lithografietechnieken.

Dus Musk’s kritiek heeft zeker een kern van waarheid, maar de industrie opereert inmiddels op deze manier. Het probleem is niet alleen IBM, maar het taalgebruik van het geavanceerde halfgeleiderlandschap in het algemeen. De namen blijven bestaan omdat ze handig zijn voor communicatie, marketing en planning, hoewel ze niet meer precies de fysieke afmetingen aangeven.

De vooruitgang zit in het stapelen, niet alleen in de afmetingen

Wat IBM vooral benadrukt, is de evolutie richting driedimensionale structuren. Nanostack vertegenwoordigt een stap verder dan nanosheets, de geavanceerde architectuur die IBM al introduceerde en die nu in de industrie ingang vindt.

Door transistors te stapelen, wordt de dichtheid verhoogd zonder uitsluitend afhankelijk te zijn van verkleining in twee dimensies. Dit gebeurt door het gebruik van dunne isolatielagen tussen wafers, geavanceerde kanaalontwerpen en geïndividualiseerde NFET- en PFET-stijlen. In simpele termen: het chiplandschap lijkt minder op een stad die groeit door meer land te veroveren en meer op een verticale stad die omhoog gebouwd wordt.

Deze benadering sluit aan bij de industriebeweging. De vooruitgang wordt niet alleen bepaald door individuele transistors, maar door alles samen — transistor, geheugen, interconnects, pakketten, energiebeheer en software. In AI is het reduceren van interne afstanden en verbeteren van geheugen net zo belangrijk als meer rekenkracht in operaties.

Wat telt voor AI en datacenters

IBM plaatst deze ontwikkeling in het kader van de zoektocht naar krachtigere, efficiëntere chips voor AI, cloud en toekomstige apparaten. Het is logisch: AI-modellen vragen meer rekenkracht, geheugen en energiebesparing. Als een architectuur de dichtheid verdubbelt en het energieverbruik verlaagt, kan dat een grote impact hebben op accelerators, speciale CPU’s, embedded systemen en datacenters.

Toch blijven er veel stappen te zetten voordat een technologische demonstratie uitgroeit tot massaproductie. Men moet rendement, kosten, wafer-voorbereiding, warmteafvoer, compatibiliteit met bestaande tools en ontwerplibraries, validatie en partnerschap oplossen. Reuters meldt dat IBM binnen ongeveer vijf jaar een mogelijke productie ziet en dat het bedrijf technologieën heeft gelicentieerd aan Samsung en Rapidus, zonder momenteel een partner voor grootschalige fabricage aan te kondigen.