La litografía EUV de alta apertura numérica (High-NA) lleva años formando parte del imaginario del sector como la principal palanca para continuar reduciendo geometrías, especialmente cuando el escalado tradicional empieza a enfrentarse a limitaciones físicas. Sin embargo, en círculos técnicos y en conversaciones con expertos, está ganando protagonismo un mensaje menos épico y más realista: adquirir una máquina no equivale automáticamente a poder fabricar en volumen. La idea, repetida en numerosas ocasiones en la industria, es que el verdadero valor de la High-NA no reside solo en el hardware de ASML, sino en la madurez del “ecosistema” que la acompaña. Y en ese ecosistema, hay un elemento que siempre llega antes que los demás: la OPC (Optical Proximity Correction).
La polémica resurge ante una duda concreta: ¿Está Intel enfrentándose a obstáculos en High-NA EUV para su nodo 14A debido a problemas de OPC y preparación del flujo de fabricación? La cuestión no es menor, ya que Intel ha puesto la High-NA como uno de los elementos clave en su hoja de ruta para recuperar competitividad en los nodos avanzados. Por otro lado, desde Taiwán surge la otra parte del debate: TSMC continúa evaluando la High-NA, pero no parece dispuesta a adoptarla a corto plazo, ni siquiera en generaciones donde, en teoría, podría ofrecer ventajas en la complejidad de máscaras.
Por qué la High-NA no es simplemente “plug and play”
La High-NA EUV (NA 0,55) promete mayor resolución que la EUV convencional (Low-NA), permitiendo reducir el multipatrón y simplificar ciertos pasos del proceso. Esa es la teoría. En la práctica, según el sector, introducir una herramienta de este calibre requiere recalibrar mucho más que el escáner: materiales, máscaras, metrología, control de proceso, variabilidad, overlay y, especialmente, la computación.
En esa cadena, la OPC aparece como la “primera puerta”. La corrección de proximidad óptica consiste, en términos simples, en ajustar el patrón de la máscara para que la imagen impresa en la oblea sea lo más parecida posible a lo diseñado, compensando distorsiones ópticas y del proceso. Cuanto más avanzado es el nodo, más exigente es la OPC. Y, cuando el régimen óptico cambia —como sucede al pasar a High-NA—, más trabajo requiere ajustar modelos, calibraciones y flujos de verificación.
De ahí la advertencia que circula en la industria, basada en una llamada con expertos: aunque Intel cuente con herramientas High-NA, la OPC “no estaría lista” para soportar un salto directo a producción en volumen, ya que el ecosistema completo todavía se está consolidando. La misma discusión apunta a un factor temporal crítico: un nodo avanzado “se congela” en muchos aspectos con años de antelación. Si el flujo no llega a tiempo, introducirlo sin comprometer el calendario resulta muy difícil.
TSMC, otra perspectiva: pragmatismo y cronograma
En línea con ello, la postura de TSMC en ámbitos técnicos es de cautela. La compañía ha comunicado públicamente que sigue evaluando cuándo adoptar High-NA, aunque todavía no detecta una necesidad clara para determinadas generaciones, principalmente por costes y retorno. La evaluación no solo es tecnológica: también implica throughput real, estabilidad, coste por oblea y comparación con alternativas basadas en Low-NA con multipatrón y optimización de proceso.
En mayo de 2025, Reuters difundió que TSMC seguía valorando High-NA, expresando reticencias por su precio y la falta de un incentivo lo suficientemente convincente en ciertas etapas de su hoja de ruta. La interpretación para 2026 es que si TSMC no percibe ventajas claras en coste y riesgo, retrasará su adopción, incluso si Intel intenta posicionar la High-NA como diferencial competitivo.
Por otro lado, también se ha informado que TSMC no planea usar High-NA en su nodo A14, reforzando la estrategia de ser prudentes: exprimir al máximo el Low-NA, controlar el incremento en la fabricación de máscaras y evitar costos prematuros.
Intel 14A: inversión visible, dudas invisibles
Para Intel, la implementación de High-NA se ha convertido en un símbolo de ambición industrial. En las últimas semanas, se ha informado de la instalación de una herramienta High-NA de producción (EXE:5200B) en camino hacia el nodo 14A. Este paso es relevante porque trasciende la fase de I+D y se acerca a la producción real, donde se evalúan rendimientos, fiabilidad y repetibilidad.
El principal desafío es que, incluso con la máquina instalada, el éxito dependerá de la integración completa del flujo de proceso: si la OPC, validación y control no alcanzan los niveles necesarios para volumen, la High-NA corre el riesgo de mantenerse como ventaja parcial (limitada a ciertas capas o fases específicas) o de devenir simplemente una inversión de futuro, y no una palanca inmediata de liderazgo. En 2025, ya se han mencionado vías alternativas para no quedar bloqueados por la disponibilidad o madurez de High-NA, intentando cubrirse ante posibles retrasos.
Este enfoque se alinea con la idea expresada en la llamada con expertos: aunque Intel tiene más margen que TSMC para esperar, no tanto como para postergar indefinidamente la adopción completa de High-NA y su ecosistema, en particular la OPC.
Lo que realmente está en juego: credibilidad, costes y clientes
Más allá de los aspectos técnicos, existe un componente empresarial que es igualmente crucial: High-NA requiere inversiones extremadamente costosas y una estrategia de capital que solo se justifica si el nodo genera volumen suficiente, especialmente en fundiciones para terceros. En ese contexto, cualquier duda sobre la madurez del flujo —incluida la OPC— no es solo un matiz, sino una posible señal de riesgo para clientes que planifican sus diseños con años de antelación.
La paradoja es que, durante años, la High-NA se vendió como “la gran solución” para evitar las complejidades del multipatrón, pero ahora la conversación gira hacia aspectos menos glamorosos: software, modelos, calibración y capacidad de cómputo para OPC. En definitiva, el cuello de botella puede no ser la máquina en sí, sino el conjunto de componentes invisibles que permiten convertirla en una herramienta de producción fiable.
A corto plazo, en el mercado parecen coexistir dos estrategias: Intel busca convertir a la High-NA en su elemento diferencial en 14A, mientras que TSMC mantiene una postura pragmática, retrasando su adopción hasta que la relación coste/riesgo mejore o una generación específica la haga imprescindible. Ambas alternativas dejan claro que en semiconductores, la innovación no se “instala”, sino que se industrializa.
Preguntas frecuentes (FAQ)
¿Qué es la OPC en litografía y por qué puede frenar la adopción de High-NA EUV?
La OPC (Optical Proximity Correction) ajusta los patrones para que lo impreso en la oblea sea lo más parecido posible al diseño original, compensando distorsiones ópticas y del proceso. En High-NA, cambian las condiciones ópticas y las tolerancias, lo que requiere modelos y calibraciones más complejos. Si ese flujo no madura, la producción en volumen puede verse trabada.
¿Por qué TSMC podría no usar High-NA EUV en A14 e incluso dudar respecto a A10?
La decisión responde en gran medida a consideraciones de calendario y coste por oblea: si Low-NA EUV con optimización y multipatrón ofrecen un equilibrio adecuado, TSMC puede retrasar la adopción de High-NA hasta que sea estrictamente necesario o rentable.
¿Qué implica que Intel haya instalado una EXE:5200B de High-NA EUV?
Es un hito industrial: la máquina está diseñada para producción, no solo para investigación. Sin embargo, su instalación no garantiza un uso inmediato en volumen alto, ya que depende de la integración del ecosistema completo (materiales, metrología, OPC, control de proceso).
¿High-NA EUV reduce siempre el número de máscaras y abarata la fabricación de chips?
No necesariamente. Aunque puede simplificar algunas capas, los costos de las herramientas, la complejidad del proceso y la madurez del ecosistema pueden compensar esas ventajas, sobre todo en las fases iniciales.