Intel streeft ernaar om zijn invloed in de kunstmatige intelligentie (AI) te vergroten via een andere weg dan puur fabricagetechnologie: geavanceerde packagingoplossingen. Volgens informatie gepubliceerd door het Zuid-Koreaanse ETNews bereidt Intel Foundry pakketten voor van 120 × 120 mm voor AI-chips, een formaat dat bedoeld is om meer logica en vooral meer HBM-geheugen te integreren in één enkele set. Het interessante is dat deze gelekte informatie overeenkomt met de routekaart die Intel zelf al begon te tonen in officiële documentatie voor AI- en HPC-klanten.
De strategische interpretatie is duidelijk. In de huidige markt voor versnellingskaarten ligt de bottleneck niet enkel in het produceren van de meest geavanceerde chips, maar vooral in het samenvoegen van grote siliciumblokken, geheugen en I/O binnen steeds grotere, duurdere en moeilijker te produceren pakketten. Hier denkt Intel een voorsprong te kunnen behalen ten opzichte van TSMC’s dominantie in CoWoS, een technologie die nog steeds de sector domineert maar ook te maken heeft met capaciteits- en kostenbeperkingen naarmate de vraag naar AI-chips toeneemt.
Een belangrijke precisering: het vergroten van de afmetingen van 100 × 100 mm naar 120 × 120 mm betekent geen toename van 20%, maar 44% in oppervlakten. Deze sprong verduidelijkt waarom dit nieuws zo relevant is. Het is geen kleinschalige formataanpassing, maar een aanzienlijke groei in het beschikbare oppervlak voor meer chiplets, geheugenstacks en een complexere interconnectie. Het directe gevolg hiervan is onder andere meer bandbreedte, meer capaciteit en, indien alles volgens plan verloopt, hogere prestaties voor AI-ladingen.
De echte markt ligt niet alleen in silicium
Intel benadrukt al maanden dat de toekomst van AI niet alleen afhangt van meer transistors, maar van een combinatie van proces, vermogen, geheugen en verpakking. Tijdens zijn evenement Intel Foundry Direct Connect 2025 legde het bedrijf de nadruk op EMIB-T als een van zijn nieuwe verpakkingsopties om te voldoen aan de toekomstige behoefte aan hoog-bandbreedtegeheugen. Kort daarna, in technische documentatie voor AI en HPC, presenteerde Intel een routekaart met complexen die in 2026 meer dan acht keer de reticulegrootte zullen hebben, met pakketten rond de 120 × 120 mm en capaciteit voor 12 HBM-stacks.
Dit getal is relevant omdat het de strategie bevestigt, niet als een toevallige ontwikkeling. Intel presenteert zelfs nog ambitieuzere plannen voor 2028: complexen van meer dan twaalf keer de reticulegrootte en nog grotere pakketten. De revisie van documentatie noemt schattingen variërend van configuraties met 16 of meer HBM4/HBM5-stacks tot routekaarten die meer dan 24 stacks in formaten groter dan 120 × 180 mm voorzien, altijd onder voorbehoud van wijzigingen.
Het gaat niet alleen om het uiteindelijke aantal HBM-stacks, maar vooral om de uitdagingen van het produceren van dergelijke grote pakketten. Het vergroten van de afmetingen bemoeilijkt thermisch beheer, mechanische stabiliteit, elektrische levering en fabricageprestaties. Bij dergelijke grote verpakkingen worden problemen zoals substrateverbuiging, signaalintegriteit en spanningsval geen technische details meer, maar kritische factoren voor industriële haalbaarheid. Intel weet dat en positioneert EMIB-T als een gerichte oplossing voor deze uitdagingen.
Wat is EMIB-T en waarom ziet Intel het als een sterke troef?
EMIB, de technologie van ingevoegde siliciumbruggen van Intel, is niet nieuw. Het bedrijf gebruikt het al sinds 2017 in productie en presenteert het als een alternatief voor grote interposers. De versie EMCIB-T voegt TSV’s toe, dat wil zeggen verticale doorvoeringen door het silicium, om de levering van stroom te verbeteren en de integratie met HBM4 en hoge-snelheid die-to-die verbindingen te vergemakkelijken. Intel beweert dat deze architectuur het mogelijk maakt om ontwerpen afkomstig uit andere packagingtechnologieën te hergebruiken met minder herontwerp dan verwacht.
De belangrijkste voordelen die Intel benadrukt ten opzichte van CoWoS zijn tweeledig. Ten eerste voorkomt EMIB-T afhankelijkheid van een grote siliciuminterposer onder het hele pakket, wat de kosten en complexiteit bij vergroting kan verhogen. Ten tweede stelt het ontwerp van siliciuminterconnectie precies daar te lokaliseren waar het nodig is, in een structuur die efficiënter wordt geacht voor grote formaten. In een technische blog uit maart 2026 stelt Intel dat EMIB-T voordelen kan bieden in wafelnuttigheid en kostenefficiëntie, met name voor gigantische AI-ontwerpen.
Dit betekent niet dat Intel volledig het probleem van geavanceerd packaging heeft opgelost of dat het direct TSMC kan verslaan. TrendForce benadrukt dat CoWoS nog altijd de leidende technologie is en dat deze vooral in de korte termijn de voorkeursoplssing blijft voor grote bandbreedteproducten van NVIDIA en AMD. Het marktpotentieel van AI drijft echter wel de interesse in alternatieven zoals EMIB, vanwege beperkingen in capaciteit, grootte en kosten bij traditionele oplossingen.
Hoe passen NVIDIA en AMD in dit verhaal?
Voorzichtigheid is geboden. Nog geen enkele partij – niet Intel, niet NVIDIA of AMD – heeft publiekelijk een concrete overeenkomst aangekondigd voor het gebruik van deze 120 × 120 mm verpakkingen voor toekomstige GPU’s of versnellingskaarten. Op dit moment bestaat er vooral een mix van industriële logica, technische routekaarten en marktgeruchten. Intel spreekt over open technologieën voor klanten buiten zelf en over de mogelijkheid om chiplets van verschillende foundries te combineren. Het bevestigt dat het packagingdiensten kan leveren ook wanneer het silicium niet in eigen huis wordt gemaakt. Maar dit betekent niet dat er al klantrelaties zijn vastgelegd.
De vermoedens dat NVIDIA dit soort pakketten zou kunnen gebruiken, zijn logisch, gezien de groeiende vraag naar geheugen en bandbreedte. De Blackwell-generatie van NVIDIA gebruikt al acht HBM3e-stacks, en NVIDIA heeft aangekondigd dat Rubin een grote sprong in bandbreedte maakt met HBM4. TrendForce geeft aan dat de markt onder druk staat en dat er wordt nagedacht over grotere pakketten en alternatieven voor CoWoS voor toekomstige accelerators of ASICs. Maar het koppelen van deze ontwikkelingen aan een specifieke NVIDIA GPU of een potentieel contract met AMD is nu nog speculatief.
Wat wel zeker lijkt, is dat Intel de waarde van geavanceerd packaging inziet als een cruciaal onderdeel van de AI-waardeketen. Aangezien de productie van topklasse process nodes door enkele grote spelers wordt gedomineerd, kan grootschalige packaging de volgende belangrijke strijd worden. Als Intel erin slaagt om dit succesvol uit te voeren, zou dit businessmodel een geloofwaardiger ingang kunnen bieden in de infrastructuur van AI voor de komende tien jaar, zelfs zonder dat het de dominante fabrikant van het logic die in de chip zit, wordt.
Veelgestelde vragen
Wat betekent het dat Intel pakketten van 120 × 120 mm voor AI wil maken?
Dat Intel zich richt op het ontwikkelen van veel grotere verpakkingen om meer chiplets en HBM-geheugen in één pakket te integreren. Zo kunnen ambitieuzere AI- en HPC-versnellers worden ontworpen, maar dit brengt ook grotere thermische, elektrische en mechanische uitdagingen met zich mee.
Wat is EMIB-T en hoe verschilt het van regulier EMIB?
EMIB-T is een verdere evolutie van EMIB, waarbij TSV’s aan het siliciumbruggetje worden toegevoegd om de verticale stroomvoorziening te verbeteren. Het richt zich vooral op HBM4, HBM4e en hoge-snelheid die-todie verbindingen in grote AI-pakketten.
Heeft Intel al bevestigd dat NVIDIA of AMD klanten worden van deze packagingtechnologie?
Nee. Intel heeft de technologie en de routekaart voor packaging publiekelijk gedeeld, maar heeft nog niet bevestigd dat NVIDIA of AMD deze specifieke pakketten gaan gebruiken. Elk verband met toekomstige producten van die merken blijft speculative.
Waarom is geavanceerd packaging zo belangrijk voor AI-chips?
Omdat moderne accelerators niet alleen afhankelijk zijn van krachtige chips, maar ook van grote hoeveelheden HBM en interne verbindingen met zeer hoge bandbreedte. Zonder geavanceerd packaging kunnen deze snelheden en capaciteit niet worden gerealiseerd, zelfs niet met de beste fabricageprocessen. Het packaging is dus cruciaal voor het mogelijk maken van de schaal en prestaties van de nieuwste AI-architecturen.
via: etnews