NVIDIA brengt Vera Rubin nog steeds op de markt, maar haar volgende grote platform voor kunstmatige intelligentie begint al vorm te krijgen. Feynman wordt officieel gepland voor 2028, terwijl nieuwe informatie uit de Taiwanese toeleveringsketen wijst op een bijzonder ambitieuze combinatie: het TSMC A16-proces, driedimensionale SoIC-integratie, op maat gemaakte HBM-geheugen en optische verbindingen via CPO. Sommige details zijn nog niet bevestigd door NVIDIA en moeten worden beschouwd als voorlopige informatie uit de toeleveringsketen.
De kernpunten van NVIDIA Feynman in 20 seconden
- NVIDIA plaatst Feynman officieel voor 2028, als opvolger van Vera Rubin en Rubin Ultra.
- DigiTimes verwijst naar het gebruik van het A16-proces van TSMC, gestapelde chiplets via SoIC en op maat gemaakt HBM-geheugen.
- Het platform zou dieper ingaan op optische CPO-verbindingen om grote AI-systemen te schalen.
- TSMC breidt de capaciteit voor geavanceerde pakketten uit vanwege de toenemende vraag.
- Feynman laat zien hoe de concurrentie van GPU-vergelijkingen naar het ontwerpen van complete systemen verschuift.
Het verschil is significant, omdat Feynman niet zomaar een GPU met meer transistors lijkt te zijn. De evolutie van grote AI-versnellers vereist dat er tegelijkertijd vier problemen worden opgelost: het fabriceren van densere chips, het voeden van die chips, het dichter bij elkaar brengen van geheugen en berekening, en het verplaatsen van steeds grotere hoeveelheden data tussen versnellers.
Daar komt bij dat technologieën die tot voor kort afzonderlijk konden worden geanalyseerd, nu binnen één platform beginnen samen te vloeien.
TSMC A16 en SoIC: de sprong ligt niet alleen binnen de GPU
Volgens DigiTimes verplaatst NVIDIA ontwikkelingsmiddelen en toeleveringsketen richting Feynman, met het oog op productie in de tweede helft van 2028. De Taiwanees verwijst naar het gebruik van A16, een van TSMC’s meest geavanceerde technologieën voor high-performance computing.
Het is belangrijk om hier bevestigde informatie te scheiden van geruchten.
TSMC heeft publiekelijk de kenmerken van A16 uitgelegd. Deze technologie combineert nanosheet-transistors met Super Power Rail (SPR), een systeem voor stroomvoorziening dat vanaf de achterkant van de chip wordt geleverd. Door een deel van de energievoorziening naar de achterzijde te verplaatsen, blijven meer verbindingsmiddelen aan de voorkant beschikbaar voor signalen.
In vergelijking met N2P belooft TSMC voor A16 tussen de 8% en 10% snellere prestaties bij hetzelfde voltage, of 15% tot 20% lager energieverbruik bij gelijke prestaties, naast een tot 1,10 keer hogere chipdensiteit. De beschikbaarheid voor productie wordt gepland voor de tweede helft van 2026.
Of Feynman A16 gaat gebruiken, is momenteel echter gebaseerd op geruchten uit de toeleveringsketen en niet op een officiële specificatie van NVIDIA.
Een vergelijkbaar verhaal geldt voor de packaging-technologie.
De publicatie uit Taiwan meldt dat Feynman het gebruik van SoIC (System on Integrated Chips) zou verhogen, de driedimensionale integratietechnologie van TSMC. In plaats van verschillende componenten naast elkaar te plaatsen, maakt SoIC verticale integratie mogelijk door korte verbindingen tussen dies.
Het potentieel voordeel is aanzienlijk: minder data-verplaatsing, hogere integratiedichtheid en minder energieverbruik voor communicatie tussen de verschillende blokken van de processor.
Dit betekent niet dat SoIC CoWoS zal vervangen. Beide technologieën kunnen verschillende lagen binnen hetzelfde systeem vervullen. SoIC biedt verticale integratie van specifieke blokken, terwijl technologieën zoals CoWoS en later CoPoS gebruikt kunnen worden om grote logische componenten en HBM-geheugen te integreren in grotere structuren.
De conclusie is dat de manier waarop een toekomstige GPU wordt gebouwd, niet langer volledig wordt weergegeven door de ‘fabricage-nodes’; steeds meer aspecten worden geïntegreerd door verschillende technologieën te combineren.
Feynman zou de bandbreedte van de rack kunnen overstijgen naar meer dan 1 PB/s
Het andere cruciale aspect is de interconnectie.
Jarenlang kon de verbetering van nieuwe generatie versnellers vooral worden verklaard door FLOPS, geheugen en energieverbruik. Tegenwoordig wordt een andere factor steeds belangrijker: hoeveel data de versnellers kunnen uitwisselen en tegen welke energie-kosten.
Hoe groter het systeem, hoe meer deze uitdaging toeneemt.
Wanneer tientallen, honderden of duizenden GPU’s eenzelfde taak uitvoeren, wordt een steeds groter deel van de prestaties bepaald door de netwerken die hen verbinden. Elektronische koppelingen via koper blijven nuttig op korte afstanden, maar hun verbruik, signaalverlies en complexiteit nemen toe naarmate snelheden en afstanden toenemen.
Daarom introduceert NVIDIA geleidelijk fotonicatechnologieën en Co-Packaged Optics (CPO).
Volgens andere informatie van DigiTimes over de evolutie van NVLink biedt de Blackwell NVL72 ongeveer 130 TB/s bandbreedte binnen één rack. Vera Rubin zou dat verhogen tot ongeveer 260 TB/s en Rubin Ultra tot circa 520 TB/s.
Voor Feynman voorspelt de toeleveringsketen dat het systeem meer dan 1.040 TB/s aan bandbreedte zal hebben, waarmee voor het eerst de barrière van 1 PB/s per rack wordt doorbroken. DigiTimes noemt systemen als Feynman NVL72, NVL144 en een configuratie NVL1152 met acht Kyber-racks. Dit zijn voorlopige plannen en geen eindspecificaties, dus er kunnen nog wijzigingen optreden.
Optica zal een van de technologieën zijn die nodig is om deze schaal mogelijk te maken.
TSMC ontwikkelt al geruime tijd haar fotonicatechnologie COUPE (Compact Universal Photonic Engine). Deze benadering gebruikt SoIC om elektronische en fotonische circuits te integreren, zodat de omzetting tussen elektrische en optische signalen dichtbij het chip-encapsulatiepunt plaatsvindt.
Feynman zou zo een van de eerste grote voorbeelden kunnen worden van hoe computation, geavanceerde pakketten en fotonica niet langer als afzonderlijke componenten evolueren, maar als geïntegreerd geheel.
Op maat gemaakt HBM en enorme druk op packaging
Het geheugen vormt het derde element.
DigiTimes meldt over op maat gemaakt HBM voor Feynman, al zijn er nog geen officiële specificaties over capaciteit, bandbreedte, stacks of andere kenmerken.
Het is daarom voorlopig verstandig om dergelijke aanduidingen zoals HBM4E of HBM5 nog niet te gebruiken.
Wat wel duidelijk wordt, is dat high-bandwidth geheugen niet meer slechts een los component is. Het ontwerp van de versneller, de geheugeninterface, packaging en de eigenschappen van de HBM zelf worden steeds meer met elkaar verbonden.
Deze evolutie zet ook druk op TSMC.
DigiTimes meldt dat de Taiwanese fabrikant haar AP7-faciliteiten in Chiayi en AP8 in Tainan versnelt om de capaciteit voor geavanceerde packaging uit te breiden. De vraag komt niet alleen voort uit CoWoS, maar ook uit SoIC, CoWoS-L, toekomstige CoPoS-oplossingen en CPO-technologieën die gelijktijdig moeten groeien.
Daarnaast zou TSMC volgens geruchten haar plannen voor SoIC hebben aangepast, gericht op een productie van ongeveer 50.000 wafers per maand tegen eind 2027, om tegemoet te komen aan de vraag van klanten zoals NVIDIA en AMD. Dit betreft echter nog geen officiële capaciteitsovereenkomst van TSMC.
Dit illustreert een van de minder zichtbare aspecten van de AI-race: het ontwerpen van een snellere GPU is niet genoeg als de verpakking, geheugen, substrate, optische componenten of elektrische capaciteit niet gelijktijdig worden opgeschaald.
Feynman bevestigt dat de strijd al op rack-schaal wordt gestreden
NVIDIA presenteerde tijdens GTC 2026 een roadmap waarin Feynman volgt op Vera Rubin en Rubin Ultra. Maar nieuwe gegevens uit Taiwan laten zien hoe ver de veranderingen kunnen gaan.
Indien A16, SoIC, op maat gemaakt HBM en CPO uiteindelijk op de markt komen in 2028, wordt Feynman veel meer dan zomaar een volgende NVIDIA GPU.
Het wordt ook een test voor de toeleveringsketen.
TSMC zal de siliciumchips moeten produceren en voldoende capaciteit voor geavanceerde packaging moeten bieden. HBM-fabrikanten zullen de geheugengroei moeten bijbenen. De fotonische industrie moet optische verbindingen op een veel grotere schaal produceren. En datacenters zullen systemen moeten voeden en koelen die aanzienlijk dichter packed zijn.
Bovendien hoeft niet alle technologie per se van TSMC te komen. Geruchten over een beperkte samenwerking tussen NVIDIA en Intel Foundry voor bepaalde componenten van de 2028-generatie worden ook genoemd, maar deze informatie is niet officieel bevestigd.
Dus wordt de vergelijking tussen NVIDIA, AMD en Intel rond 2028 steeds meer een kwestie van wie het volledige systeem kan leveren: processoren, geheugen, packaging, switches, interconnecties, optica, software en voldoende productiecapaciteit.
Feynman ligt nog ongeveer twee jaar in de toekomst en veel specificaties kunnen nog veranderen voordat het product op de markt komt. Maar de technologische richting is al duidelijk: wanneer dataverplaatsing te veel tijd en energie kost, is het niet voldoende om alleen transistors kleiner te maken. De manier waarop het silicium wordt verbonden, moet ook veranderen.
Veelgestelde vragen
Wanneer komt NVIDIA Feynman uit?
NVIDIA plant de Feynman-generatie voor 2028. Toeleveringsketen-informatie wijst specifiek op de tweede helft van dat jaar, maar NVIDIA heeft nog geen definitieve datum aangekondigd.
Zal NVIDIA Feynman gebruik maken van TSMC A16?
DigiTimes zegt dat Feynman A16 zal gebruiken, maar NVIDIA heeft dit officieel niet bevestigd. TSMC heeft A16 gepland voor productie vanaf de tweede helft van 2026.
Wat is CPO en waarom is het belangrijk voor AI-GPU’s?
CPO (Co-Packaged Optics) brengt optische verbindingen dichter bij de chip of switch-encapsulatie. Het doel is om hoge bandbreedte te bieden met minder energieverbruik en verlies, vooral wanneer AI-systemen op grote schaal worden ingezet.
Wat is het verschil tussen Rubin en Feynman?
Rubin maakt al intensief gebruik van chiplets en HBM, terwijl de eerste berichten over Feynman wijzen op een nog hogere integratie in driedimensionale formaten via SoIC, op maat gemaakt HBM en een meer uitgebreide toepassing van optische verbindingen. De definitieve specificaties zijn nog niet bekend.
via: digitimes