SK hynix ha validado en colaboración con TSMC una próxima generación de memoria HBM5 mediante la tecnología de empaquetado CoWoS, un avance que sitúa a ambas compañías en una fase inicial de preparación para los futuros aceleradores de inteligencia artificial. Esta colaboración fue presentada durante la conferencia Open Innovation Platform (OIP) de TSMC celebrada el 23 de septiembre en Santa Clara, donde SK hynix también mostró su memoria HBM4 integrada en el superchip Vera Rubin de NVIDIA.
Las novedades de HBM5 y TSMC en 20 segundos
- SK hynix y TSMC han validado HBM5 sobre CoWoS para sistemas de IA del futuro.
- La memoria HBM4 de SK hynix ya aparece integrada en el superchip Vera Rubin de NVIDIA.
- La compañía presentó HBM4E de 48 GB, HBM4 de 48 GB y HBM3E de 36 GB.
- SK hynix ha sido galardonada por segundo año consecutivo con el premio Partner of the Year de TSMC.
- La alianza también avanza en SSD, PCIe, chiplets y nuevas soluciones de memoria para IA.
La colaboración entre el fabricante de memoria y la fundición está adquiriendo mayor peso a medida que los aceleradores de IA incorporan mayores capacidades de memoria de alto ancho de banda. TSMC aprovecha su plataforma OIP para reunir a empresas de memoria, diseño, propiedad intelectual, empaquetado y fabricación, con el objetivo de validar tecnologías antes de su introducción en productos comerciales.
En el caso de SK hynix, la relación con TSMC ya abarca varias generaciones de HBM y tecnologías de empaquetado. La nueva etapa consiste en validar HBM5 sobre CoWoS, tecnología de empaquetado 2,5D de TSMC que permite colocar procesadores y memoria HBM en un mismo paquete de alto rendimiento.
HBM5 en fase de validación antes de la próxima ola de aceleradores
La referencia a HBM5 es uno de los aspectos más destacados de la presentación de SK hynix. La empresa confirma que su departamento de desarrollo de encapsulados y TSMC colaboraron desde las primeras fases para verificar la integración de esta memoria con CoWoS.
Esta validación no implica una producción masiva inmediata de HBM5 ni revela un producto comercial específico que la utilice. Lo que demuestra es que la integración entre memoria y empaquetado ya se prepara antes de que lleguen los sistemas que requerirán esta generación de HBM.
Desde el punto de vista técnico, esto obedece a la evolución natural de la memoria. A medida que aumenta el número de capas apiladas y el ancho de banda, la memoria deja de poder desarrollarse de forma independiente del procesador y del empaquetado. El paquete debe ofrecer conexiones suficientes para aprovechar las prestaciones de la HBM y mantener las señales y la alimentación dentro de los requisitos del sistema.
TSMC mantiene CoWoS como una de sus tecnologías principales para sistemas de computación de alto rendimiento. Su plataforma permite integrar diferentes chips y módulos HBM sobre un interposer, y la compañía continúa ampliando el tamaño de estos para acomodar más lógica y memoria.
SK hynix forma parte ya de la alianza 3DFabric de TSMC, junto a otros fabricantes como Micron y Samsung. Este grupo está enfocado en facilitar la integración de memoria, lógica y tecnologías de empaquetado para los sistemas de próxima generación.
Hacia la integración de HBM4 en Vera Rubin
Mientras HBM5 todavía está en fase de validación, SK hynix mostró en su presentación una aplicación concreta y cercana: el superchip Vera Rubin de NVIDIA equipado con memoria HBM4 de la compañía.
La configuración presentada incluía 12 capas y 36 GB de HBM4, además de un módulo SOCAMM2 de 96 GB. SK hynix explicó que la HBM4 está ubicada alrededor del núcleo GPU de Rubin para facilitar un canal de datos de gran ancho de banda, mientras que SOCAMM2 funciona como memoria principal para la CPU Vera.
La empresa también mostró otros productos de su catálogo, entre ellos una HBM4E de 12 capas y 48 GB, una HBM4 de 16 capas y 48 GB, y una HBM3E de 12 capas y 36 GB. Estas configuraciones reflejan cómo aumenta la capacidad de memoria a medida que avanzan las generaciones y las configuraciones de apilamiento.
La memoria HBM, o de alto ancho de banda, utiliza múltiples chips DRAM apilados verticalmente para ofrecer una elevada capacidad de transferencia en un espacio reducido. En aceleradores de IA, su función es asegurar un flujo de datos rápido entre la memoria y los procesadores que realizan cálculos intensivos.
La integración física es cada vez más importante. La mayor capacidad y ancho de banda de HBM requiere sistemas de empaquetado capaces de conectar más memoria con mayor lógica, y SK hynix trabaja con TSMC para preparar esta compatibilidad antes de que HBM5 llegue a fase de producción.
La estrategia de memoria tras HBM
La presentación de SK hynix no se limitó a las memorias de alto ancho de banda. También mostró nuevas generaciones de DRAM para servidores y unidades SSD para centros de datos.
Entre los productos destacados estaban una memoria 3DS RDIMM de 256 GB, un módulo MRDIMM de 128 GB y una RDIMM de 64 GB fabricados con su proceso de 10 nanómetros de clase 1c. Además, presentó unidades SSD E1.S, E3.S y M.2, adaptadas para distintos entornos de servidores.
En almacenamiento, SK hynix desarrolla también controladores SSD basados en chiplets para futuras generaciones de PCIe. Según la compañía, estos diseños segmentan las funciones del controlador convencional en varios chiplets conectados mediante UCIe, un estándar abierto para comunicar chips dentro de un mismo encapsulado.
Esta evolución responde al crecimiento de las infraestructuras de IA. Durante una presentación conjunta con Cadence, Daesik Park, ingeniero distinguido de SK hynix especializado en PCIe, informó que el mercado de SSD empresariales basado en PCIe podría pasar de 509 exabytes en 2026 a 1.933 exabytes en 2030. Es una previsión de SK hynix, no una cifra independiente del mercado.
Asimismo, la compañía desarrolla una tecnología llamada HBF (High Bandwidth Flash), pensada como una posible capa de memoria situada entre HBM y SSD. SK hynix la describe como una solución basada en NAND que combina mayor capacidad, ancho de banda elevado y diferente coste por capacidad.
El mensaje de la conferencia apunta a que SK hynix está preparando diferentes niveles de almacenamiento y memoria para los sistemas de IA, mientras TSMC desarrolla las tecnologías de empaquetado necesarias para integrarlas con procesadores cada vez más potentes.
El reconocimiento en Santa Clara refleja esa colaboración. SK hynix recibió por segundo año consecutivo el premio Partner of the Year de TSMC, en esta ocasión en la categoría 3DFabric-HBM Integration, por el trabajo de validación de HBM5 sobre CoWoS.
En junio, SK hynix ya explicó que su relación con TSMC se ampliaba hacia nuevas generaciones de HBM y tecnologías avanzadas de empaquetado, además de explorar oportunidades en memoria personalizada para grandes clientes tecnológicos.
Mientras HBM4 empieza a integrarse en los sistemas de IA de próxima generación, HBM5 todavía está en fase de desarrollo y validación. La diferencia entre ambas indica cómo la memoria se diseña cada vez antes junto con el procesador y el empaquetado. En sistemas donde la capacidad de cálculo crece rápidamente, la conectividad entre estos componentes determina cuánto rendimiento real se puede aprovechar.
Preguntas frecuentes
¿Qué ha validado SK hynix con TSMC?
SK hynix y TSMC han validado HBM5 mediante la tecnología de empaquetado CoWoS para preparar sistemas de IA del futuro. Esto no implica una producción masiva inmediata de HBM5.
¿Qué memoria HBM utiliza el superchip Vera Rubin de NVIDIA?
SK hynix ha mostrado Vera Rubin equipado con HBM4 de 12 capas y 36 GB, además de un módulo SOCAMM2 de 96 GB. También presentó otras configuraciones con HBM4 y HBM4E.
¿Qué es CoWoS?
CoWoS, siglas de Chip on Wafer on Substrate, es una tecnología de empaquetado de TSMC que permite integrar chips como procesadores y memoria HBM en un mismo paquete mediante un interposer. Es utilizada en aplicaciones de computación de alto rendimiento.
¿Qué otras memorias prepara SK hynix para la IA?
La compañía trabaja en DRAM para servidores, SSD empresariales y soluciones con chiplets para futuras generaciones de PCIe. También desarrolla HBF (High Bandwidth Flash), una capa de memoria basada en NAND que busca ofrecer mayor capacidad y ancho de banda en una solución intermedia entre HBM y SSD.
Fuente: news.skhynix