Memoria NAND staat opnieuw centraal in het technologische debat, gedreven door twee elkaar versterkende krachten: de explosieve stijging van data gerelateerd aan kunstmatige intelligentie en de marktdruk voor meer capaciteit per euro zonder afbreuk te doen aan betrouwbaarheid. In dit kader heeft SK hynix haar recente presentaties op technische fora gebruikt om een routekaart te schetsen met drie heel verschillende — en tegelijk verbonden — strategieën: NAND van 5 bits per cel (PLC) via een ontwerp genaamd Multi-Site Cell (MSC), onderzoek naar FeNAND 3D gericht op computatie in geheugen, en een meer “industriële” procesverbetering genaamd CTI, onlangs getoond op een 176-laag node.
De gemeenschappelijke deler is duidelijk: naarmate eenzelfde cel meer bits opslaat, wordt de margesetting steeds kritischer. De uitdaging is niet alleen “meer data opslaan”, maar deze ook stabiel te houden, snel te kunnen uitlezen en kostenefficiënt te produceren.
Van TLC en QLC naar PLC: waarom 5 bits per cel een oncomfortabele grens is
Jarenlang betekende de sprong van TLC (3 bits) naar QLC (4 bits) het ontstaan van SSD’s met hogere dichtheid en lagere kosten, vooral in omgevingen waar de kosten per terabyte belangrijker waren dan snelheid. De volgende stap — PLC (5 bits per cel) — klinkt op papier aantrekkelijk, maar brengt een fysiek en statistisch probleem met zich mee: hoe meer bits per cel, hoe meer voltage-niveaus er onderscheiden moeten worden om de juiste waarde te lezen.
Om het te visualiseren, herinneren we ons een basisregel van NAND: het aantal toestanden groeit exponentieel volgens 2.
| Soort cel | Bits per cel | Te onderscheiden voltage-toestanden |
|---|---|---|
| SLC | 1 | 2 |
| MLC | 2 | 4 |
| TLC | 3 | 8 |
| QLC | 4 | 16 |
| PLC | 5 | 32 |
| HLC (concept) | 6 | 64 |
Die sprong naar 32 toestanden (bij PLC) verklaart waarom de industrie uiterst voorzichtig is. Er zijn prototypes en vroege demonstraties, maar grootschalige industriële productie vereist uiterste precisie in het controleren van elektrische variaties, slijtage en retentie.
Multi-Site Cell: SK hynix’ korte weg naar ‘fabricage’ van PLC
Hier probeert SK hynix de regels te veranderen met haar Multi-Site Cell (MSC)-benadering. Zoals beschreven in haar presentaties en door gespecialiseerde media opgepikt, houdt het voorstel in dat “het gedrag van de cel wordt opgesplitst” om het aantal voltage-drempels dat rechtstreeks beheerd moet worden drastisch te verminderen.
Volgens de verstrekte informatie zou deze aanpak voor 5 bits per cel in plaats van 32 toestanden te werken met 6 basisstaten, die via het MSC-schema uiteindelijk 36 combinaties bieden (met nog extra marge) om de benodigde toestanden te dekken. Met andere woorden: minder analoge complexiteit per eenheid zonder in te boeten op de uiteindelijke logische dichtheid.
De ambitie stopt hier echter niet. Binnen hetzelfde conceptuele kader wijst SK hynix erop dat MSC in de toekomst mogelijk een NAND van 6 bits per cel (HLC) zou kunnen mogelijk maken, met een significant lager aantal toestanden dan de traditionele ‘64’. De firma demonstreerde MSC al in 2022 als een methode om NAND verder te ontwikkelen dan de gebruikelijke grenzen, maar de huidige prioriteit ligt duidelijk op: PLC haalbaar maken.
Eveneens nog een kanttekening: ondanks de veelbelovende aanpak weet de industrie dat de echte bottleneck ligt in de kostenefficiëntie. Hoewel SK hynix al functionele chips zou hebben vervaardigd, is het werk nu om aan te tonen dat het nog rendabel en stabiel genoeg is om in grote volumes te produceren.
FeNAND 3D: wanneer geheugen een rekenmotor wordt
De tweede frontlijn is minder concreet voor de eindgebruiker, maar kan de dataservers en grote datacentra ingrijpend verstoren: FeNAND (fioëlelectrisch NAND), in dit geval in een 3D-opzet gericht op Compute-In-Memory (CIM) of rekenwerk binnen het geheugen. Het doel van CIM is de energie- en tijdkosten te verminderen die gepaard gaan met het verplaatsen van data tussen geheugen en processor: als sommige operaties binnen of vlakbij het geheugen worden uitgevoerd, ontstaan minder knelpunten en wordt energie bespaard.
Op IEDM heeft SK hynix resultaten gepresenteerd rondom analoge multiply-accumulate (MAC)-bewerkingen en relevante kwantitatieve verbeteringen ten opzichte van 2D-matrices, inclusief een verhoging van de CIM-dichtheid met 4.000 keer, een nauwkeurigheid van 87,8%, en een theoretische efficiëntiewinst van 1.000 keer uitgedrukt in TOPS/mm², volgens de technische documentatie. Als deze onderzoeken succesvol worden, kan dit nieuwe geheugen paradigmas openen dat niet alleen data opslaat, maar ook helpt bij berekeningen, met een veel betere energie-efficiëntie voor specifieke taken.
Het is belangrijk te benadrukken dat het hier nog om onderzoek en conceptvalidatie gaat, niet om commerciële producten. Maar het sluit aan bij een algemene trend: de toekomst van AI-infrastructuur zal niet alleen worden bepaald door GPU’s, maar ook door geheugens en connecties.
CTI: een minder opvallende, maar meer realistische industriële verbetering
Het derde beleidspunt is waarschijnlijk het meest direct: Charge-Trap-Nitride Isolation (CTI). Verschillend van PLC of FeNAND is CTI geen poging om de geheugencel fundamenteel te herontwerpen, maar om een cruciaal aspect van NAND 3D te verbeteren: de verdeling van het drempovoltage (Vth) en de retentie van lading. Hoe meer je schaalt in de verticale richting en hoe krapper de marges, hoe gevoeliger deze factoren worden.
In de technische documentatie voor IEDM 2025 beschrijft SK hynix de implementatie van CTI in een 176-laagse NAND 3D-chip met concrete cijfers: 11% vermindering in de leessnelheid (tR), een 6,9% smallere Vth-verdeling, en een 45% verbetering in retentie na hoge temperaturen en cycli, in vergelijking met conventionele cellen. Voorts wordt gesuggereerd dat deze technologie, op het gebied van variabiliteit en retentie, het mogelijk maakt om de ‘pitch’ van de lagen te verkleinen tot ongeveer 4 nm (voor Vth) en meer dan 10 nm (voor retentie).
Samengevat: CTI belooft geen onmiddellijke “marketingsprong”, maar wel een praktische weg om het NAND-proces te stabiliseren en verdere schaalvergroting mogelijk te maken zonder onaanvaardbare concessies aan betrouwbaarheid.
Wat betekent dit alles voor de markt in 2026?
Gezamenlijk genomen lijkt SK hynix te willen inspelen op het volledige spectrum:
- Extreme dichtheid (PLC met MSC) om de kosten per GB te drukken.
- Nieuwe architecturen (FeNAND 3D) om te voldoen aan de energievraag van AI.
- Industriële optimalisatie (CTI) om de voortgang bij bestaande nodes te ondersteunen.
De cruciale vraag blijft het tijdspad. PLC-doeleinden worden al lange tijd in laboratoria getest, en de markt is het vertrouwd dat deadlines niet altijd haalbaar zijn. Maar dat CTI, met concrete metriek op een 176-laag node, reeds van dichtbij komt, suggereert dat dat onderdeel mogelijk sneller productieklaar is.
Veelgestelde vragen
Wanneer zal NAND PLC (5 bits per cel) beschikbaar zijn in commerciële SSD’s en voor welke toepassingen?
De industrie heeft het laten zien in prototypes en onderzoeksfasen, maar de belangrijke vraag is of het rendabel en betrouwbaar genoeg gemaakt kan worden. Indien het doorbreekt, zal het eerst vooral te vinden zijn in SSD voor capaciteit (massale opslag, intensieve leestaken) en minder in high-performance batches voor continue schrijven.
Wat is het voordeel van Multi-Site Cell ten opzichte van traditioneel PLC?
MSC probeert de elektrische complexiteit van het onderscheiden van tientallen voltage-niveaus te verkleinen, een kernprobleem van PLC. Als het ontwerp mogelijk maakt met minder basisstaten te werken en toch de benodigde waarden te dekken, wordt industriële toepasbaarheid haalbaarder.
Wat houdt compute-in-memory (CIM) in en waarom is FeNAND 3D interessant voor AI?
CIM probeert data-overdracht te minimaliseren, een grote oorzaak van latency en energieverbruik. Bij AI-toepassingen waar enorme hoeveelheden parameters en activaties worden gemanipuleerd, biedt dit enorme voordelen qua snelheid en energie-efficiëntie.
Hoe zichtbaar zal CTI zijn in SSD’s en datacenters?
Als de verbeteringen in Vth, retentie en leestijden worden gerealiseerd op grote schaal, zou CTI leiden tot stabielere en efficiëntere NAND, met ruimte voor verdere schaalvergroting zonder dat betrouwbaarheid sterk afneemt.
via: computerbase.de en research.skhynix