Samsung Foundry está evaluando externalizar una parte del diseño físico del chip de entrada y salida del próximo acelerador de inteligencia artificial de Google, conocido internamente como Icefish. Esta estrategia permitiría adaptar dicho componente a las capacidades de fabricación de Samsung, mientras TSMC continuaría encargándose del chiplet principal de cálculo. Sin embargo, ninguna de las compañías ha confirmado todavía los detalles definitivos de esta división del trabajo.
Las claves del próximo TPU de Google en 20 segundos
- Google dividiría Icefish entre varios fabricantes y socios de diseño.
- TSMC produciría el chiplet principal encargado del cálculo de IA.
- Samsung asumiría el diseño de un componente de entrada, salida y conexión con la memoria.
- Varias empresas surcoreanas compiten por encargarse del diseño físico encargado por Samsung.
- Las informaciones difieren respecto a los procesos de fabricación y el encapsulado final.
La información proviene de la prensa surcoreana y amplía informes anteriores que indicaban que Google negociaba con Samsung la fabricación de una parte de su próxima Tensor Processing Unit (TPU). En esos relatos iniciales, se estimaba que la producción en masa comenzaría alrededor de 2028 y que el componente de Samsung usaría un proceso de 2 nanómetros. Reuters no pudo verificar de forma independiente esas conversaciones.
El nuevo informe introduce tres posibles contratistas: ADTechnology, Gaonchips y Alphachips. Samsung les habría confiado el diseño back-end, que consiste en la fase de convertir una arquitectura lógica en un diseño físico apto para fabricación. Esto incluye la colocación de bloques, el trazado de millones de conexiones, la distribución de energía y reloj, el análisis térmico, la verificación de tiempos y el cumplimiento de las reglas del proceso de Samsung.
Distribución del futuro TPU Icefish
Los aceleradores de IA más avanzados ya no necesariamente se fabrican como un único chip de silicio. Pueden dividirse en varios chiplets especializados y ensamblarse posteriormente en un mismo encapsulado.
El chiplet de cálculo contiene las matrices y unidades que ejecutan las operaciones fundamentales para los modelos de IA. El componente de entrada y salida se encarga de gestionar la transferencia de datos entre esa parte, la memoria de alta banda ancha, otros aceleradores y el sistema anfitrión.
| Participante | Función en Icefish | Estado |
|---|---|---|
| Diseño de la arquitectura TPU y definición del sistema | Confirmado como diseñador | |
| MediaTek | Colaboración en el diseño del ASIC | Citado por informes, no confirmado oficialmente |
| TSMC | Fabricación del chiplet principal de cálculo | Coincide en la mayoría de los informes |
| Samsung Foundry | Fabricación del componente de entrada, salida y memoria | En negociación, sin confirmación oficial |
| ADTechnology | Posible diseño físico para Samsung | Citada por prensa surcoreana |
| Gaonchips | Posible diseño físico para Samsung | Citada por prensa surcoreana |
| Alphachips | Posible diseño físico para Samsung | Citada por prensa surcoreana |
| TSMC o Intel | Tecnologías avanzadas de encapsulado | Información contradictoria aún en evaluación |
Contratar a un estudio de diseño no implica que Samsung haya renunciado a su pedido de fabricación. La fundición seguiría produciendo el silicio, pero recurriría a un socio especializado para culminar la implementación física y garantizar que el diseño cumple las políticas del proceso de Samsung.
Este enfoque es común en la fabricación de ASICs diseñados para aplicaciones específicas. El cliente define la arquitectura y funciones, y una empresa especializada transforma esas especificaciones en un diseño verificable, mientras que la fundición produce las obleas.
Para Samsung, externalizar parte del trabajo permite además distribuir recursos en un momento en el que su negocio de fundición busca captar más pedidos avanzados. El informe atribuye esta decisión a una sobrecarga de proyectos, aunque no ofrece detalles sobre volúmenes, contratos firmados ni fechas precisas.
Diferencias en los informes sobre TSMC, Samsung e Intel
El mapa industrial de Icefish aún no está definido por completo. Las distintas informaciones publicadas en los últimos meses coinciden en que Google planea dividir el chip entre varios socios, pero difieren respecto a los procesos utilizados, el papel de Samsung y el encapsulado final.
| Información | Chiplet de cálculo | Chip de I/O o memoria | Encapsulado |
| Último informe surcoreano | TSMC A14 | Samsung, con diseño físico externalizado | Por confirmar |
| The Information, vía Reuters | TSMC, proceso no detallado | Samsung SF2 de 2 nm | Por confirmar |
| Estimaciones de JPMorgan | TSMC N2 | TSMC N3 | TSMC como principal proveedor |
| Información sobre Intel | No necesariamente fabricaría los chiplets | No confirmado | Google podría usar EMIB o EMIB-T |
| Varias fuentes, incluyendo MediaTek | Pruebas con TSMC A14 | No especifica a Google | Soporta CoWoS y EMIB |
La diferencia entre A14 y N2 es significativa. TSMC considera A14 una generación posterior a sus procesos de 2 nanómetros y prevé iniciar su producción en volumen en 2028. MediaTek ha mencionado que trabaja con varios chips de prueba en A14, pero aún no ha confirmado a Google como cliente en ese programa.
Un informe de junio describía una configuración distinta: TSMC produciría el bloque principal, mientras Samsung fabricaría en su nodo de 2 nanómetros el componente que conecta el acelerador con la memoria. En ese momento, Icefish seguía en desarrollo, con producción prevista para 2028.
También hay incertidumbre respecto a Intel. Algunas informaciones sugieren que Google ha conversado sobre usar su avanzado encapsulado EMIB-T para futuros chips personalizados. MediaTek ha confirmado que puede trabajar con tecnologías tanto de TSMC (CoWoS) como de Intel (EMIB), pero no ha especificado si Google optará por alguna de ellas.
Por tanto, aún no es definitivo que Samsung haya asegurado un contrato; igualmente, TSMC podría seguir usando A14 para el chiplet de cálculo. Es probable que Google esté evaluando varias configuraciones o que diferentes informes correspondan a distintas fases del proyecto.
El diseño de un acelerador de esta escala puede variar antes de comenzar la producción en serie. Factores como el rendimiento de los nodos, la capacidad disponible, el coste por oblea, el encapsulado y la disponibilidad de memoria pueden influir en la configuración final.
Razones por las que Google busca repartir la fabricación
Los TPU se han convertidо en componente central en la infraestructura de Google, utilizados para entrenar, ejecutar modelos de IA, ofrecer capacidades en Google Cloud y reducir su dependencia de las GPU de Nvidia.
Un estudio técnico de investigadores de Google, que analiza generaciones entre TPU v2 e Ironwood, evidencia la magnitud de los avances. En ocho años, la capacidad y ancho de banda de memoria por nodo se multiplicaron por diez, el rendimiento máximo por nodo aumentó un 10.000%, y el rendimiento total de los superordenadores creció aproximadamente 3.600 veces.
Este progreso exige más silicio avanzado, mayor memoria y encapsulados de mayor tamaño. Depender de una única fundición para todos los componentes puede convertirse en un cuello de botella ante la creciente demanda de chips de IA y las limitaciones de TSMC.
Dividir el proyecto ofrece varias ventajas potenciales:
| Objetivo de Google | Ventaja potencial |
| Reducir dependencia de TSMC | Acceso adicional a capacidades en Samsung |
| Separar componentes de cálculo e interfaces | Elegir procesos adecuados para cada función |
| Aumentar producción de TPU | Evitar que un solo proceso limite entregas |
| Comparar fundiciones | Negociar mejores condiciones |
| Diversificar encapsulados | Mantener opciones como CoWoS y EMIB abiertas |
| Acelerar nuevas generaciones | Desarrollar en paralelo con varios socios |
No todos los componentes necesitan tecnologías de proceso ultraavanzadas. El chiplet de cálculo, en particular, se beneficia de una alta densidad y bajo consumo. El componente de entrada y salida puede priorizar interfaces fiables, controladores de memoria y conexiones rápidas y seguras.
No obstante, fabricar chiplets en diferentes fundiciones incrementa la complejidad: es necesario coordinar bibliotecas, voltajes, tolerancias, encapsulados, señales y pruebas. Cualquier desviación puede afectar el rendimiento o retrasar todo el proyecto.
Para Samsung, conseguir el componente Icefish es más que un volumen inicial; sería un testimonio de que su proceso de 2 nanómetros puede participar en uno de los aceleradores de IA más exigentes, abriendo las puertas a otros diseñadores de chips personalizados.
Además, esta externalización fortalecería su posición frente a TSMC en mercado externo. Google aportaría un cliente relevante y volumen de trabajo que permitiría perfeccionar el nodo, aumentar la utilización de sus fábricas y ganar experiencia en interfaces para sistemas con memoria de altas prestaciones.
El diseño físico externalizado tampoco reduce el valor estratégico: demuestra que Samsung puede construir una red de socios capaz de llevar un proyecto desde especificaciones hasta fabricación.
Icefish se perfila como un procesador con una cadena de suministro más fragmentada que generaciones anteriores, aunque la fotografía todavía no está completa. TSMC parece mantener la fabricación del cálculo, Samsung se encarga de la memoria y I/O, MediaTek participa en el diseño, y Intel busca entrar mediante encapsulados avanzados.
Hasta que Google o sus socios confirmen todos los contratos, procesos y fechas, el proyecto debe considerarse una negociación en curso, no un reparto definitivo.
Preguntas frecuentes
¿Qué parte del TPU de Google fabricaría Samsung?
Los informes identifican a Samsung principalmente en componentes de entrada, salida o interfaz de memoria. No se ha confirmado oficialmente el diseño final ni el nombre exacto del componente.
¿Por qué Samsung externalizaría el diseño físico?
Podría recurrir a una empresa especializada para adaptar el chip a su proceso de fabricación, completar colocaciones, enrutados y verificaciones finales.
¿TSMC continuaría fabricando los TPU?
Lo más probable es que siga encargándose del chiplet de cálculo principal. Sin embargo, existen discrepancias respecto a si continuará usando procesos N2 o A14 para esa función, y si fabricaría también el componente de I/O.
¿Qué papel tendría Intel?
No hay confirmaciones oficiales, pero las informaciones sugieren que Intel podría participar en encapsulados avanzados como EMIB o EMIB-T, sin necesariamente fabricar los chiplets.
Fuentes:
- ETNews, información sobre la posible externalización del diseño físico del componente de I/O de Icefish.