AI-chips worden zo groot en complex dat de verpakking ervan een belangrijke grens voor de industrie vormt. TrendForce meldt dat TSMC haar CoWoS-technologie verder ontwikkelt naar ontwerpen die meer chips en HBM-geheugen kunnen integreren, terwijl Intel voortgaat met EMIB-T als alternatief voor grote accelerators en ASIC’s in datacenters. De marktanalist verwacht dat CoWoS-L tot 2028 de leidende gevorderde verpakkings-technologie blijft voor AI.
De kernpunten van AI-chipverpakking in 30 seconden
- AI-accelerators vereisen steeds meer chips en HBM-geheugen in één pakket.
- CoWoS-S nadert haar grenzen bij toenemende ontwerpcomplexiteit.
- TSMC zet in op CoWoS-L, dat de grootte van het pakket vergroot via siliconenbruggen.
- Intel ontwikkelt EMIB-T als alternatief, met mogelijke gebruikers zoals Google en AWS.
- TrendForce voorspelt dat CoWoS-L leidend blijft in geavanceerde AI-verpakkingen tot 2028.
Het probleem ligt in een onderdeel van het fabricageproces dat normaal gesproken minder opvalt dan transistor nanometers. Een modern AI-chip is niet enkel het silicium met de rekenunits. Om het benodigde prestatieniveau te halen, moet het ook geheugen HBM, andere chiplets en supersnelle verbindingen in één module integreren.
Hoe meer componenten worden geïntegreerd, hoe groter het pakket dat geproduceerd moet worden. Daar komt de fysieke limiet van de lay-out in beeld – de maximale oppervlakte die in bepaalde fabricagestadia kan worden geëxposeerd.
CoWoS-L brengt TSMC verder dan conventionele pakketten
In recente jaren heeft TSMC CoWoS-S gebruikt als een van de hoofdtechnologieën voor het integreren van AI-processors met HBM-geheugen. Deze oplossing maakt gebruik van een silicium interposer die de rekenchips en geheugenmodules verbindt.
Volgens TrendForce kan CoWoS-S momenteel tot twee SoC’s of chiplets en acht HBM-modules integreren, afhankelijk van de configuratie. Dit is voldoende voor kleinere ontwerpen, maar begint tekort te schieten naarmate AI-accelerators meer geheugencapaciteit en chips vereisen.
De reactie van TSMC hierop is CoWoS-L.
Deze variant bevat hoge-snelheid siliconenbruggen in de interposer en vergroot zo de effectieve grootte van het pakket. TrendForce laat een sterk groeiende evolutie zien: de lay-outgrootte voor TSMC’s oplossingen gaat van 3,3 keer in 2024 tot 5,5 keer in 2026, 9,5 keer in 2027 en 14 keer in 2028.
Ook het aantal te integreren componenten stijgt. TrendForce voorspelt dat het aantal SoC’s of chiplets van twee naar vier zal gaan in 2026, acht in 2027 en twintig in 2028. Het aantal HBM-modules groeit naar 20 in 2028.
Deze ontwikkeling weerspiegelt de eisen van AI-accelerators. NVIDIA en AMD hebben CoWoS-L al omarmd voor bepaalde accelerators, terwijl TrendForce verwacht dat andere grote cloudproviders deze technologie zullen toepassen in hun ASIC’s.
Meta gebruikt CoWoS-L al in MTIA 400, en TrendForce voorziet dat AWS en Microsoft deze oplossing in 2027 zullen adopteren.
Intel benut de limiet van CoWoS om EMIB-T te ontwikkelen
De groei van CoWoS heeft ook gevolgen voor TSMC: het fabriceren van steeds grotere interposers verhoogt de complexiteit en kosten. Tegelijkertijd blijft de vraag naar geavanceerde verpakkingen groot onder chipfabrikanten voor AI.
Daar speelt Intel in met EMIB, wat staat voor Embedded Multi-die Interconnect Bridge.
Het belangrijkste verschil ligt in de connectiemethode. CoWoS gebruikt een groot silicium-interposer, terwijl EMIB kleine siliconenbruggen direct in de onderlaag (sustrate) integreert. Dit kan kostenbesparend werken en de afhankelijkheid van een volledige interposer verminderen.
Het nadeel is de verbindingsdichtheid: EMIB heeft limieten qua grootte van de bruggen en routingsmogelijkheden op de onderlaag. Om dit te verbeteren ontwikkelt Intel EMIB-T, dat door middel van via’s in het silicium (TSV’s) bepaalde signaalroutes optimaliseert en zo de prestaties verbetert.
TrendForce’s voorspelling is opvallend: Intel start met EMIB-oplossingen die vier keer de lay-outgrootte van 2024 bedragen, met een verwachting dat dit in 2026 verdubbelt tot acht keer, en in 2028 zelfs toeneemt tot twaalf keer. Het aantal HBM-modules zou in 2026 uitkomen op 12, en in 2028 op meer dan 24.
Google en AWS mogelijk openen tweede route voor AI-chips
De strijd gaat niet alleen tussen NVIDIA en AMD. Grote cloudaanbieders ontwikkelen steeds meer eigen accelerators om de afhankelijkheid van GPU’s te verminderen en hardware af te stemmen op hun workloads.
TrendForce verwacht dat Google in 2026 leidend zal zijn in volume en groei van ASICs ontwikkeld door cloudproviders, met TPU v7 als hoofdaanbod. AWS werkt aan Trainium v3 in de tweede helft van dit jaar. Microsoft en Meta blijven vooral afhankelijk van servers met GPU’s, maar ontwikkelen eveneens eigen ASIC’s.
In dit speelveld wordt de verpakkingsstrategie een strategische keuze. Het ontwerpen van een krachtigere accelerator volstaat niet als de technologie niet in staat is voldoende chiplets en HBM in één module te plaatsen.
Google wordt gezien als een van de eerste klanten voor EMIB-T. TrendForce verwacht dat Google deze technologie in 2027 zal adopteren, terwijl AWS soortgelijke oplossingen test.
Dat betekent niet dat Intel TSMC zal vervangen. Precies het tegenovergestelde is de verwachting: CoWoS-L blijft de dominante technologie tot 2028, vanwege haar technologische volwassenheid en bewezen fabricageprestaties.
De concurrentie kan echter helpen de druk op de geavanceerde verpakkingscapaciteit te verlichten. TrendForce meldt dat de AI-vraag knelpunten veroorzaakt in 2.5D-verpakkingen en dat de capaciteit van CoWoS tekortschiet, wat sommige klanten aanzet tot alternatieven.
De race om grotere AI-chips te bouwen stopt dus niet bij het ontwerp van de processor. Het gaat ook onder de motorkap verder – in de verpakkingen die rekenkracht, geheugen en communicatie verbinden. Naarmate accelerators meer HBM en chiplets bevatten, wordt dit onderdeel van de fabricage steeds belangrijker voor prestaties en schaalbaarheid.
Veelgestelde vragen
Wat is CoWoS-L?
CoWoS-L is een geavanceerde verpakkings-technologie van TSMC die geïntegreerde siliconenbruggen gebruikt binnen de interposer om reken- en HBM-chips te verbinden in grotere pakketten.
Wat is het verschil tussen CoWoS en EMIB?
CoWoS gebruikt een silicium-interposer om verschillende componenten te koppelen, terwijl EMIB kleine siliconenbruggen direct op de onderlaag integreert. Intel ontwikkelt EMIB-T om deze architectuur verder te verbeteren.
Waarom hebben AI-chips zulke grote verpakkingen nodig?
Omdat accelerators steeds meer rekenunits, chiplets en HBM-geheugen integreren, vereisen de hoge snelheden en interconnectiecapaciteit grotere en dichterker verpakkingen.
Zal Intel TSMC vervangen in de AI-chip-verpakking?
Volgens actuele voorspellingen van TrendForce niet. Er wordt verwacht dat CoWoS-L de dominante technologie blijft tot 2028, hoewel EMIB-T terrein wint bij bepaalde ASIC-leveranciers.