TSMC bereidt zich voor op de tweede helft van 2026 A16, zijn eerste technologie die nanosheet-transistors combineert met Super Power Rail (SPR), een elektrisch voedselsysteem aan de achterzijde van de chip. Deze ontwikkeling probeert een van de problemen op te lossen die ontstaan bij verdere processenreductie: het concurreren van elektrische lijnen en signalen om steeds minder ruimte. Het bedrijf verzekert dat de implementatie de dichtheid van poorten, het ontwerpgebied en de flexibiliteit van de apparaten behoudt, een bijzonder belangrijk punt in vergelijking met andere benaderingen van backside power delivery.
De kernpunten van TSMC A16 in 30 seconden
- A16 introduceert Super Power Rail, dat het voedingssysteem naar de achterzijde van de chip verplaatst.
- TSMC beweert dat de dichtheid van poorten, landschap en flexibiliteit vergelijkbaar blijven met traditionele frontale voeding.
- In vergelijking met N2P belooft het een 8-10 % snellere snelheid of 15-20 % lager energieverbruik, afhankelijk van de scenario’s.
- De densiteit kan tot 1,10 keer toenemen.
- Intel beschikt al over PowerVia in 18A, waardoor de concurrentie zich ook richt op hoe deze technologie naadloos te integreren zonder het ontwerp te compliceren.
Gedurende decennia liepen elektriciteit en gegevens vrijwel langs hetzelfde deel van een processor. Op de transistors worden verschillende metalen lagen aangebracht die zowel signalen transporteren als de voeding verdelen.
Dit systeem werkte zolang fabrikanten de transistorafmetingen stap voor stap verkleinden, maar met elke nieuwe generatie wordt het steeds moeilijker om dat te behouden.
De verbindingen worden kleiner en de weerstand neemt toe. Tegelijkertijd moeten AI-versnellingskaarten en high-performance computing-processors enorme hoeveelheden stroom naar miljarden transistors transporteren.
Het resultaat is een ogenschijnlijk eenvoudig probleem: steeds meer functionaliteiten proberen door minder ruimte te passen.
De industrie reageert door de chip letterlijk anders te ontwerpen.
Waarom TSMC, Intel en Samsung de achterzijde willen gebruiken voor voeding
Het concept van de Backside Power Delivery Network (BSPDN) houdt in dat twee functies die traditioneel de metalen lagen delen boven de transistors, gescheiden worden.
Signalen blijven aan de voorkant.
Elektriciteit stroomt via de achterkant.
Dit maakt het mogelijk om de voorkant vooral te reserveren voor communicatie en een onafhankelijk elektrisch netwerk op de achterzijde te bouwen.
Een voordeel is het reduceren van de zogeheten IR drop, de spanningsdaling die ontstaat door de elektrische weerstand van de interconnecties.
Dit probleem wordt steeds belangrijker naarmate de stroom die processors nodig hebben toeneemt. Een GPU of ASIC voor AI kan zeer snelle variaties in stroomverbruik ondervinden, waardoor een stabiele voeding essentieel is voor het functioneren op de beoogde kloksnelheden.
Intel werkt al jaren aan deze techniek met PowerVia. In de eerste testchips behaalde het meer dan 90 % benutting van cellen, een verbetering van meer dan 30 % in spanningsdaling en een frecuentieverbetering van ongeveer 6 %.
PowerVia maakt momenteel deel uit van Intel 18A in combinatie met RibbonFET-transistors en de Gate-All-Around (GAA) architectuur van Intel.
TSMC volgt nu zijn eigen pad met A16.
| Technologie | Backside power | Transistor | Uniek kenmerk |
|---|---|---|---|
| TSMC A16 | Super Power Rail | Nanosheet | Behouden van poortdichtheid, ontwerpgebied en flexibiliteit |
| Intel 18A | PowerVia | RibbonFET | Backside power geïntegreerd in de 18A-familie |
| Samsung 2 nm | BSPDN in ontwikkeling | GAA/MBCFET | Geleidelijke implementatie binnen geavanceerde processenfamilie |
Vergelijkingen tonen niet eenvoudigweg aan dat één technologie superieur is. Intel was de eerste die PowerVia op silicium demonstreerde en verwerkt het in 18A. Wat uniek is aan TSMC’s aanpak, is hoe zij de achterliggende voeding willen invoeren zonder grote veranderingen in het ontwerp te vereisen.
Super Power Rail: het onderscheid dat TSMC wil benutten
TSMC noemt hun technologie Super Power Rail.
A16 verplaatst de voeding naar de achterzijde en gebruikt speciale verticale aansluitingen om deze dicht bij de transistors te brengen.
Dit bevrijdt connectiemogelijkheden aan de voorkant en maakt meer ruimte vrij voor signaaltransport.
Het basisidee is vergelijkbaar met andere backside power-implementaties.
Het belangrijke verschil dat TSMC benadrukt, zit in hun contactschema.
Zij claimen dat hun technologie het mogelijk maakt dezelfde poortdichtheid, layoutgebied en breedsteflexibiliteit te behouden als bij traditionele frontale voeding. TSMC presenteert dit als een uniek kenmerk binnen de industrie.
Dit mag klein lijken, maar heeft grote implicaties voor ontwerpers.
Een nieuw fabricageproces betekent niet alleen het verkleinen van transistors. Er is een enorm aanbod aan standaardbibliotheken, ontwerpregels, EDA-tools en IP die door chipfabrikanten moeten worden aangepast en gevalideerd.
Het radicale aanpassen van de celstructuur kan betekenen dat een aanzienlijke hoeveelheid werk opnieuw moet worden gedaan.
Door de benodigde aanpassingen te minimaliseren, kan de overgang naar backside power gemakkelijker worden gemaakt.
TSMC probeert juist die compatibiliteit te benadrukken als een van de sterke punten van A16.
A16 vervangt niet simpelweg N2
Het is ook belangrijk om de nomenclatuur te verduidelijken: TSMC heeft zijn procesbenamingen niet langer uitsluitend op basis van nanometers.
De familie begint met N2, het 2-nanometer proces dat vanaf Q4 2025 massaal wordt geproduceerd.
Daarna volgt N2P, een verbeterde versie gericht op betere prestaties en efficiëntie.
A16 bouwt voort op de technologie van deze generatie, maar introduceert Super Power Rail en richt zich vooral op High-Performance Computing (HPC)-toepassingen met complexe signaalroutes en zeer dichte voedernetwerken.
Volgens de officiële cijfers van TSMC biedt A16 ten opzichte van N2P:
| Vergelijking A16 versus N2P | Verbetering |
|---|---|
| Snelheid bij dezelfde spanning | +8-10 % |
| Energieverbruik bij dezelfde prestaties | -15-20 % |
| Chipdichtheid | Tot 1,10 keer |
| Geplande productie | Negende maand 2026 |
Deze doelstellingen van TSMC zijn indicatief en betekenen niet dat een commercieel proces automatisch 10 % sneller is en 20 % minder energie verbruikt. Het betreft verschillende operationele punten voor de vergelijking van de technologieën.
Intel was eerder met PowerVia
Het zou te simplistisch zijn om A16 slechts te beschouwen als een technologie die TSMC ‘voorop’ plaatst ten opzichte van Intel.
Intel heeft inderdaad een voorsprong in backside power-technologie.
Het presenteerde de resultaten van PowerVia in 2023 en demonstreerde de technologie met een E-core, speciaal ontwikkeld om de werking te testen voordat deze werd gecombineerd met RibbonFET.
Deze tests lieten frequentiestijgingen en spanningsdalingen zien. Intel moest ook nieuwe fabricage-, temperatuur- en diagnosestandaarden ontwikkelen, omdat het plaatsen van verbindingen aan beide zijden de structuur van de chip aanzienlijk verandert.
Op dit moment combineert Intel beide technologieën in 18A.
Het bedrijf legt uit dat het verplaatsen van het voedernet naar de achterzijde meer ruimte voor signalen biedt, directere verbindingen mogelijk maakt en de piekspanningsdaling vermindert in vergelijking met frontale voeding.
De strijd tussen Intel en TSMC gaat dus niet meer over wie de backside power-technologie als eerste ontdekte.
Het gaat nu vooral om wie het het beste kan integreren met optimale dichtheid, prestaties, ontwerpmogelijkheden, fabricage-ervaring en kosten.
Daar wil TSMC zich met Super Power Rail onderscheiden.
AI maakt voeding van chips bijna zo belangrijk als het fabriceren van transistors
Het is geen toeval dat TSMC A16 presenteert als een technologie die vooral geschikt is voor datacenters.
AI-versnellingskaarten vergroten snel het aantal transistors, de systeemgrootte en het energieverbruik.
Elke nieuwe generatie moet meer data verplaatsen en meer stroom verdelen.
Dit maakt de interne voeding van de chip onderdeel van de prestatie-evaluatie. Een snellere transistor is weinig waard als de interconnects niet voldoende stroom kunnen leveren of als de voeding te veel daalt.
Binnenvoeding met backside power probeert deze problemen tegelijk aan te pakken: meer ruimte voor signalen aan de voorkant, en een directere stroomroute aan de achterkant.
A16 vertegenwoordigt bovendien een volgende fase in de semiconductor-innovatie: terwijl decennia lang de focus lag op miniaturisatie van transistors, wordt nu ook rondom de voeding, packaging, chiplets, 3D-interconnects en nieuwe geheugentechnologieën geïnnoveerd.
TSMC verwacht dat A16 klaar is voor productie in de tweede helft van 2026. Daarna begint het echte vergelijkingsproces: welke klanten adopteren Super Power Rail en welke voordelen worden uiteindelijk gerealiseerd in grote HPC- en AI-chips wanneer de technologie uit de fabriekscijfers wordt toegepast op het commerciële niveau.
Veelgestelde vragen
Wat is TSMC A16?
A16 is een geavanceerde fabricagetechnologie van TSMC die nanosheet-transistors combineert met Super Power Rail, een systeem voor elektrische voeding vanaf de achterzijde van de chip. Het is vooral gericht op HPC-producten met complexe voedernetwerken en signaalroutes.
Welke voordelen biedt A16 ten opzichte van N2P?
TSMC beweert een 8-10 % snellere snelheid bij dezelfde spanning, tussen 15-20 % lager energieverbruik bij gelijke prestaties en tot 1,10 keer meer chipdichtheid.
Wat is het verschil tussen Super Power Rail en PowerVia?
Beide technieken verplaatsen de elektrische distributie naar de achterzijde van de chip. Intel was pionier met PowerVia, terwijl TSMC benadrukt dat haar A16-contactschema dezelfde dichtheid van poorten, ontwerpareaal en flexibiliteit behoudt als traditionele frontale voeding.
Wanneer komt TSMC A16 beschikbaar?
TSMC plant de productievoorbereidingen voor A16 voor de tweede helft van 2026.