TSMC zou zijn geavanceerde CoWoS-verpakkingscapaciteit kunnen verdubbelen tot ongeveer 260.000 wafers van 300 mm per maand tegen eind 2028, vergeleken met de geschatte ongeveer 130.000 tegen eind 2026. Deze prognose komt van analisten geciteerd door de Taiwanese krant Economic Daily News en is geen officiële richtlijn van TSMC. Toch onderstreept ze de druk waar het bedrijf zelf wel melding van maakt: de vraag naar verpakkingen voor AI-accelerators groeit sneller dan de beschikbare capaciteit.
De kernpunten van de CoWoS-uitbreiding in 20 seconden
- Analisten schatten dat TSMC van 130.000 wafers per maand zal groeien naar ongeveer 260.000 in 2028.
- Deze cijfermatige prognose is geen officiële voorspelling van TSMC.
- Arizona en de AP7-fabriek in Taiwan zouden een deel van de uitbreiding opvangen.
- Intel zou tegen 2028 tussen 40.000 en 45.000 wafers per maand kunnen halen met EMIB-T.
- ASE, Amkor en andere leveranciers profiteren eveneens van de huidige schaarste.
Deze gegevens verduidelijken hoe de knelpunten in de halfgeleiderindustrie verschuiven. Het fabriceren van een GPU of een AI-versneller met een geavanceerde node garandeert niet langer dat het eindproduct in volume geleverd kan worden. Grote chips moeten complexe integraties bevatten van compute diepts en meerdere lagen HBM-geheugen met hoge bandbreedte, wat steeds geavanceerdere verpakkingsprocessen vereist.
CoWoS, een afkorting van Chip-on-Wafer-on-Substrate, is uitgegroeid tot een kerntechnologie in deze keten. NVIDIA is een van de belangrijkste gebruikers, en de groei van AI-accelerators heeft geleid tot herhaalde capaciteitsuitbreidingen door TSMC.
Officieel bevestigt het bedrijf dat het zijn geavanceerde verpakkingsfaciliteiten blijft uitbreiden om aan de vraag naar AI en High Performance Computing (HPC) te voldoen. Wat nog niet bevestigd is, is de exacte capaciteit van 260.000 wafers per maand in 2028.
CoWoS als kritische factor voor AI-GPU productie
Een modern data center-ontwikkelversneller kan niet meer worden gezien als een enkel chip.
Rondom de compute-dies liggen meerdere lagen HBM en een complexe netwerking die hoge bandbreedte en lage latentie moet garanderen. Naarmate AI-modellen groter worden en de belastingen voor inferentie en training toenemen, groeit de druk om meer geheugen en rekenkracht in hetzelfde pakket te integreren.
CoWoS maakt het mogelijk om deze systemen te bouwen door middel van 2.5D-integratie.
Momenteel heeft TSMC drie hoofdvarianten: CoWoS-S, CoWoS-L en CoWoS-R. Niet alle gebruiken dezelfde architectuur. CoWoS-S gebruikt een silicium-interposer, CoWoS-L combineert een RDL-laag met lokale siliciuminterconnecties, en CoWoS-R gebruikt een RDL-gebaseerd interposer.
Het is daarom te simpel om CoWoS enkel te beschrijven als een groot siliciuminterposer met through-silicon vias (TSV).
| Technologie | Algemene aanpak | Status |
|---|---|---|
| CoWoS-S | Silicium-interposer | In productie |
| CoWoS-L | RDL + lokale interconnecties | In productie en uitbreiding |
| CoWoS-R | RDL-interposer | In productie |
| CoWoS 5,5-reticulaire | Grotere pakketten | Voor productie gepland in 2026 |
| CoWoS 14-reticulaire | Tot circa 10 grote dies en 20 HBM-lagen | Voor productie gepland in 2028 |
Deze laatste specificatie komt rechtstreeks van TSMC.
Op de Technology Symposium 2026 kondigde het bedrijf aan dat het al oplossingen produceert met 5,5 keer de grootte van een reticulum, en dat een generatie voor 2028 ongeveer 14 reticules groot zal zijn, met ruimte voor ongeveer tien grote compute-dies en twintig HBM-lagen.
Deze groei in capaciteit coincideert met een andere trend: elke AI-pakket wordt eveneens aanzienlijk groter.
Dit bemoeilijkt het interpreteren van de cijfers op basis van enkel wafers per maand. Meer wafers betekent niet automatisch meer afgeronde versnellers, aangezien nieuwe generaties meer ruimte vereisen en verschillende verpakkingsarchitecturen gebruiken.
Van 130.000 tot 260.000 wafers per maand volgens Taiwanees analisten
Het verslag uit Taiwan voorspelt dat de capaciteit van TSMC eind 2026 rond de 130.000 wafers van 300 mm per maand zal liggen, en dat dit in 2028 zal verdubbelen tot circa 260.000.
Wanneer deze prognose klopt, betekent dit een verdubbeling in slechts twee jaar.
Een deel van deze groei zou zich concentreren in AP7 in Taiwan en de nieuwe Amerikaanse fabrieken.
TSMC heeft officieel bevestigd dat het zijn geavanceerde verpakkingscapaciteiten in Arizona aanzienlijk uitbreidt. Het huidige industriële plan omvat zestig logische wafrijken, twee verpakkingsfabrieken en een R&D-centrum in het kader van een investering van 265 miljard dollar.
In juli 2026 kondigde het ook plannen aan voor verdere fabrieken voor 2 nm-processen en andere geavanceerde technologieën, inclusief extra verpakkingscapaciteit.
De strategische reden is ook logistiek van aard.
Momenteel moeten sommige chips uit Arizona voor verdere verwerking naar andere locaties, wat de productieketen belemmert. Het ontwikkelen van een Amerikaanse supply chain voor geavanceerde verpakkingen stelt meer producten in staat om binnen de VS geassembleerd en ingekapseld te worden.
TSMC zal deze stappen niet alleen zelf zetten.
CEO C.C. Wei zei eerder dat het samenwerkt met een grote OSAT-provider (Outsourced Semiconductor Assembly and Test) die capaciteit aan het opbouwen is in Arizona, en dat diens planning eerder ligt dan die van de twee verpakkingsfabrieken van TSMC zelf.
Capaciteitstekorten bieden kansen voor Intel, ASE en Amkor
De meest interessante consequentie van de knelpunten in CoWoS kan zich buiten TSMC afspelen.
Volgens de analisten geciteerd door Economic Daily News krijgen alternatieve leveranciers zoals Intel, ASE en Amkor meer belangstelling, omdat klanten op zoek zijn naar een tweede toeleveringsketen.
Ook UMC en Vanguard International Semiconductor worden genoemd voor bepaalde onderdelen, zoals interposers en fabricageservices voor deze pakketten.
De prognoses uit Taiwan suggereren dat niet-TSMC-leveranciers in 2028 samen een capaciteit kunnen bereiken van ongeveer 110.000 CoWoS-wafers per maand.
Dat betekent niet dat deze bedrijven ze echt gaan fabriceren, aangezien CoWoS een exclusieve TSMC-technologie is en er verschillende architecturen bestaan voor de integratie van grote processors, chiplets en HBM.
Intel is hiervan waarschijnlijk het interessantste voorbeeld.
Alternatief voor CoWoS is EMIB (Embedded Multi-die Interconnect Bridge), inclusief de recentere varianten zoals EMIB-T. In plaats van een grote interposer te gebruiken, integreert Intel kleine, hoge dichtheids-siliconbruggen binnen het substraat om de componenten te verbinden.
Beide aanpakken streven naar hoge bandbreedte, maar verschillen qua architectuur en fabricagetechnologie.
Analisten schatten dat de capaciteit van Intel, omgerekend naar een equivale capaciteit in CoWoS-wafers van 300 mm, zich mogelijk zal ontwikkelen als volgt:
| Leverancier/technologie | 2026 | 2027 | 2028 |
|---|---|---|---|
| TSMC CoWoS | ~130.000/maand eind 2026 | — | ~260.000/maand in 2028 |
| Intel EMIB-T (equivalent) | — | 15.000-20.000/maand | 40.000-45.000/maand |
| Andere alternatieven | — | — | ~110.000/maand |
Deze cijfers zijn schattingen van analisten en equivalenten. Ze betreffen geen officiële capaciteiten bekendgemaakt door Intel of TSMC. Het vergelijken vereist voorzichtigheid, omdat CoWoS en EMIB verschillende technologieën zijn die niet direct elkaars wafels en pakketten vervangen.
Google zou een belangrijke speler kunnen worden voor Intel
De tekorten creëren een nieuwe dynamiek die mogelijk relevant wordt voor Intel Foundry.
< p class="wp-block-paragraph">Geruchten uit 2026 wijzen erop dat Google Intel voorbereidt als leverancier voor geavanceerde verpakkingen voor miljoenen TPU’s in 2028.
Volgens deze bronnen heeft Google capaciteit gereserveerd voor meer dan drie miljoen eenheden, terwijl SK Hynix testen uitvoert met HBM-geheugen verwerkt in Intel-verpakkingen.
Dit betreft gewoon supply chain-informatie en garandeert geen volumes.
Toch onderbouwen deze berichten waarom EMIB voor Intel een strategisch asset kan worden, zelfs terwijl het probeert klanten aan te trekken voor eigen fabricatienodes.
Een klant kan de hoofd-die in een foundry laten maken en andere gedeelten uitbesteden, zoals verpakking. De fabricatie en geavanceerde verpakkingen hoeven niet per se bij dezelfde leverancier te liggen.
Voor Intel biedt dat een extra ingang tot de markt voor aangepaste AI-accelerators.
De race in AI is niet langer alleen afhankelijk van de beste node-technologie
Jarenlang werd de competitie in halfgeleiders vooral uitgelegd aan de hand van nanometers: 7 nm, 5 nm, 3 nm of 2 nm.
AI dwingt nu echter om verder te kijken dan alleen de logische nodes.
Een accelerator vereist niet alleen een geavanceerde node, maar ook HBM, interposers of bridges, hoogwaardige substraten, encapsulatie, testfaciliteiten en voldoende volume-assemblagecapaciteit.
Een probleem in één van deze stappen kan de levering beperken, ongeacht de capaciteit voor het maken van de dies zelf.
TSMC erkent deze druk en blijft haar CoWoS-capaciteit uitbreiden. De technologische strategie richt zich ook op grotere pakketten: van de huidige 5,5 reticules, via ongeveer 14 reticules in 2028, en grotere formaten vanaf 2029.
De voorspelling van 260.000 wafers per maand past binnen deze plannen, maar blijft een externe schatting.
Wat echter zeker is: TSMC vergroot haar capaciteit voor geavanceerde pakketten in Taiwan en de VS en bereidt een veel grotere generatiemogelijkheid voor CoWoS in 2028.
De onvermogen om aan de vraag te voldoen zorgt voor een zeldzaam effect in een door TSMC gedomineerde industrie: het biedt Intel, ASE, Amkor en andere leveranciers een kans om écht alternatieven te worden in een van de meest concurrerende delen van de AI-supply chain.
vía: wccftech