AMD incorporará Universal Chiplet Interconnect Express (UCIe) 1.1 en ciertos dispositivos de la serie Versal RF, una decisión que permitirá conectar directamente dentro del mismo encapsulado diferentes chiplets especializados de diversos tipos. La compañía estima que los primeros chiplets compatibles en producción estarán disponibles junto con algunos dispositivos de la serie Versal RF en el cuarto trimestre de 2027.
Resumen de UCIe en AMD Versal RF en 30 segundos
- AMD integrará UCIe 1.1 de manera nativa en determinados SoC adaptativos de la serie Versal RF.
- La plataforma admitirá hasta cuatro interfaces UCIe-SP y dos UCIe-AP.
- El ancho de banda total dentro del encapsulado podrá alcanzar varios terabits por segundo.
- Los chiplets conectados podrán dedicarse a inteligencia artificial, RF, CPU, GPU, seguridad, comunicaciones o ASICs personalizados.
- Se espera que los primeros dispositivos compatibles en producción estén disponibles en el cuarto trimestre de 2027.
Este anuncio refleja una tendencia creciente en la industria de semiconductores: abandonar la fabricación de sistemas completos como un único bloque de silicio, para pasar a combinar chiplets especializados dentro del mismo encapsulado.
Aunque AMD ha utilizado este enfoque en CPU y GPU durante años, aquí la novedad es otra. Versal RF podrá actuar como un núcleo adaptable al que se conecten otros chiplets mediante un estándar abierto, evitando que cada integración dependa de interfaces propietarias diferentes.
UCIe fue diseñado precisamente para eso: facilitar la comunicación entre diferentes bloques de silicio dentro del mismo encapsulado mediante una interfaz común y de alta velocidad.
Hasta seis enlaces UCIe en determinados dispositivos Versal RF
Los primeros dispositivos Versal RF compatibles con UCIe 1.1 soportarán dos tipos de conexiones.
Por un lado, podrán contar con hasta cuatro interfaces UCIe-SP, diseñadas para encapsulados estándar. Cada una utilizará 16 líneas y podrá funcionar a velocidades de hasta 16 GT/s.
Por otro lado, AMD contempla hasta dos interfaces UCIe-AP, pensadas para encapsulados avanzados con interposers. En este caso, cada interfaz usará 64 líneas y podrá alcanzar velocidades de hasta 8 GT/s.
En conjunto, la capacidad de ancho de banda agregado dentro del encapsulado podrá superar varios terabits por segundo.
También merece atención la diferencia física en las conexiones.
Para UCIe-SP, AMD propone un chiplet con un pitch de bumps de 130 micras sobre un sustrato orgánico estándar. Para UCIe-AP, la integración se realiza con microbumps de 45 micras sobre un interposer de silicio.
Esto permite trabajar con mayores densidades de conexiones y colocar los chiplets mucho más cerca entre sí, mejorando rendimiento y eficiencia.
Versal RF busca convertirse en una plataforma de chiplets
Versal RF combina ya varias funciones que normalmente requerirían dispositivos separados.
Incluye convertidores de radiofrecuencia, bloques de procesamiento digital de señal, motores de IA y lógica programable, logrando una capacidad de hasta 80 TOPS de procesamiento heterogéneo DSP.
AMD sostiene que ciertas configuraciones pueden reunir en un solo encapsulado funciones que anteriormente necesitaban hasta seis distintos dispositivos.
La incorporación de UCIe lleva ese concepto aún más lejos.
En lugar de limitar toda la funcionalidad a un único diseño, los fabricantes podrán conectar chiplets adicionales a Versal RF para cubrir tareas específicas, ampliando su versatilidad.
Entre los ejemplos mencionados por AMD se incluyen:
- front-ends de radiofrecuencia y convertidores de datos;
- aceleradores de inteligencia artificial;
- CPU;
- GPU y computación especializada;
- motores de seguridad;
- procesadores de comunicaciones;
- ASICs diseñados para aplicaciones específicas.
La idea es que estos bloques puedan provenir tanto de AMD como de terceros, siempre y cuando implementen correctamente UCIe.
Menor uso de placa y mayor integración en el encapsulado
Hasta ahora, muchas de estas funciones se conectaban a nivel de placa, lo que implicaba utilizar interfaces serdes, largas pistas, conectores y lógica adicional, aumentando la latencia, el consumo eléctrico y el espacio físico.
Mover estas conexiones al interior del mismo encapsulado cambiará la arquitectura, reduciendo estos aspectos.
AMD afirma que UCIe permitirá disminuir la latencia y mejorar la eficiencia energética en comparación con las interfaces serializadas GTM2 usadas en la placa. No obstante, estas mejoras deben tomarse como estimaciones del fabricante, ya que cada tecnología tiene sus propias ventajas y limitaciones.
Desde una perspectiva industrial, la lógica es clara: cuánto menor sea la distancia entre los bloques que intercambian grandes volúmenes de datos, menor será el coste energético de mover cada bit.
Este aspecto es especialmente relevante en aplicaciones de IA, RF y telecomunicaciones, donde el movimiento de datos puede representar una parte significativa del consumo energético total del sistema.
UCIe puede simplificar el rediseño completo de un SoC
Uno de los principales beneficios del enfoque chiplet es su economía.
Desarrollar un SoC monolítico avanzado es costoso y lleva mucho tiempo, y cada variante para diferentes clientes o aplicaciones puede requerir rehacer partes importantes del diseño.
Con chiplets, los fabricantes pueden reutilizar bloques ya validados y reducir los costos y tiempos de desarrollo.
Por ejemplo, un Versal RF puede mantener su lógica programable y procesamiento de señal, combinándolo posteriormente con un acelerador de IA, un ASIC de seguridad o un procesador de comunicaciones específicos para un cliente.
Esto no elimina la necesidad de validar señales, alimentación, memoria, encapsulado, disipación térmica o software, pero sí facilita la reutilización de bloques en diferentes productos.
El objetivo de UCIe es precisamente facilitar esa reutilización mediante una interfaz común que facilite la integración de diferentes bloques.
La IA no es el único objetivo de UCIe
Aunque AMD menciona los aceleradores de IA entre los chiplets potenciales, Versal RF tiene claramente otros mercados en mente.
Se menciona la aplicación en Operaciones en el espectro electromagnético (EMSO), procesamiento analógico de RF acelerado con IA, instrumentación, pruebas y comunicaciones.
Estos ámbitos incluyen sistemas donde la latencia entre adquisición y procesamiento de señal es especialmente crítica.
Otra tecnología que podría ganar importancia es co-packaged optics (CPO).
De acuerdo con la visión de AMD, las interfaces ópticas y el fibra pueden conectarse mediante chiplets, facilitando sistemas donde componentes ópticos y electrónicos trabajan conjuntamente.
Esta estrategia tiene sentido a medida que redes y aceleradores necesitan transferir mayores volúmenes de datos, y acercar los componentes ópticos a los procesadores puede reducir distancias eléctricas y consumo.
UCIe aspira a ser el “USB de los chiplets”, pero aún no lo ha logrado
UCIe cuenta con el respaldo de gran parte de la industria de semiconductores y busca resolver uno de los mayores retos del modelo chiplet: la interoperabilidad.
El objetivo teórico es muy atractivo. Permitir que distintos bloques especializados se combinen dentro de un encapsulado de manera similar a cómo hoy se integran componentes mediante estándares externos.
En la práctica, la integración de chiplets sigue siendo compleja.
Aunque dos chips utilicen UCIe, no significa que puedan conectarse automáticamente. Es necesario abordar aspectos físicos, térmicos, eléctricos, de alimentación, coherencia, software y encapsulado.
Por ello, el anuncio de AMD debe interpretarse como un paso hacia sistemas más modulares, no como la llegada inmediata a un mercado donde cualquier chiplet pueda conectarse con cualquier otro.
Aun así, la integración de UCIe en Versal RF es importante porque AMD traslada la arquitectura chiplet desde CPU y GPU hacia sistemas adaptativos especializados.
Y esto abre la posibilidad de que, en lugar de diseñar un nuevo SoC para cada aplicación específica de RF, comunicaciones o IA, las empresas puedan construir encapsulados personalizados a partir de bloques existentes.
Si UCIe madura como estándar y la oferta de chiplets comerciales compatibles aumenta, este enfoque puede reducir los tiempos de desarrollo de nuevos sistemas.
AMD planea comenzar con ciertos dispositivos Versal RF y ha avanzado que incorporará UCIe en otros SoC adaptativos a medida que el mercado evolucione. La verdadera prueba será a partir de 2027, cuando estos diseños se produzcan en escala en producción final.
Preguntas frecuentes
¿Qué es UCIe?
UCIe, Universal Chiplet Interconnect Express, es un estándar abierto para conectar chiplets dentro de un mismo encapsulado mediante enlaces de alta velocidad y bajo consumo energético.
¿Cuántas interfaces UCIe soportarán los AMD Versal RF?
Algunos modelos soportarán hasta cuatro interfaces UCIe-SP y hasta dos UCIe-AP, con un ancho de banda total de varios terabits por segundo.
¿Qué tipos de chiplets podrán conectarse?
AMD contempla conectar aceleradores de IA, CPU, GPU, convertidores RF, procesadores de comunicaciones, motores de seguridad y ASICs personalizados, además de otros componentes compatibles con UCIe.
¿Cuándo estarán disponibles los primeros Versal RF con UCIe?
Se espera que los primeros chiplets compatibles en producción estén disponibles junto con ciertos dispositivos de la serie Versal RF en el cuarto trimestre de 2027.